[intel] Add failure path printfs to relocation code and some comments.

[intel] Simplify TTM relocation code by passing around bufmgr struct.

[intel] Fix the type and naming of the flags/mask args to TTM functions.

The uint64_t flags (as defined by drm.h) were being used as unsigned ints in
many places.

[intel] intel_bufmgr_ttm style sanity

fix-build: remove ctx->_Facing assignment

fix broken two-sided stencil

better front-plane clip test

Updates of some OpenVMS makefiles.

Merge branch 'master' of git+ssh://joukj@git.freedesktop.org/git/mesa/mesa

i965: if source depth to render target is set,
it should be handled in fb_write.

i965: use uncompressed instruction to ensure only
Pixel Mask Copy is modified as the pixel shader thread
turns off pixels based on kill instructions.

[i915] Make INTEL_DEBUG=bufmgr actually do things for bufmgr_fake.

New ctx->Driver.Map/UnmapTexture() functions for accessing textures from t_vb_program.c

cleanups, comments

Move _mesa_load_tracked_matrices() from TNL module to prog_statevars.c

r200: Fix texture format regression on big endian systems.

See https://bugs.freedesktop.org/show_bug.cgi?id=13324 .

Also use tx_table_be for VALID_FORMAT, in case r200SetTexImages ever gets
called for MESA_FORMAT_RGB888.

i965: update RefCount when using Vertex/Fragment program.
It makes quake4-demo works well on 965.

remove drawable from hash table when window is deleted (see bug 13091)

use DEFAULT_SOFTWARE_DEPTH_BITS

minor additions to avoid FAQs

document GLSL float f/F suffix bug

set fp->UsesKill when emitting OPCODE_KIL

add a few more logicop modes, simplify code

improve 24-bit Z to 32-bit Z conversion

i965: The jump instruction count is added
to IP pre-increment, and should point to
the first instruction after the do instruction
of the do-while block of code

i915: Catch cases where not all state is emitted for a new batchbuffer.

This could lead to incorrect rendering or even lockups.

i915: Some additional blit fixes and assertions.

libGL: Make sure a valid value is returned for GLX_BIND_TO_MIPMAP_TEXTURE_EXT.

If the server didn't send a value, assume it's not supported.

A more generic solution might be better for this kind of problem, but an
attempt for this failed (see https://bugs.freedesktop.org/show_bug.cgi?id=9264)
and this allows compiz to work with drivers that support
GL_EXT_framebuffer_object.

intel: Fix relative symlinks.

better test of point attenuation

#define GL_GLEXT_PROTOTYPES to silence warning

Consolidate texture fetch code and use partial derivatives when possible.

Fix parsing of gl_FrontLightModelProduct.sceneColor, don't segfault on variable array indexes.

need to check border width in sample_linear_2d() - fixes failed assertion in texwrap.c test

Consolidate point size computation, clamping in get_size().

Also, apply user-defined clamp limits to point size even when not using
attentuation or program-computed size.

Print point/line size range limits

fix z buffer read/write issue with rv100-like chips and old ddx

[965] Replace 965 texture format code with common code.

The only functional difference should be that 965 now gets the optimization
where textures default to 16bpp when the screen is 16bpp.

[965] Remove dead exec vfmt code which was replaced by generic vbo code.

clamp lambda to Min/MaxLod

[965] Add INTEL_DEBUG=fall debugging output.

[965] Convert DBG macro to use FILE_DEBUG_FLAG like i915.

fix some texture format assertions, etc

fix out-of-bounds array index (ix=-1)

[intel] Add 965 support to shared intel_blit.c

This requires that regions grow a marker of whether they are tiled or not,
because fence (surface) registers are ignored by the 965 2D engine.

[i915] Pass static region names in so debugging says more than "static region".

[intel] Move additional code to be shared from intel_context.h to intel/.

[intel] Move intel_tex.h into place, forgotten in the previous commit.

[965] Add batchbuffer decode for several more packets.

[intel] Fix typos in intel_chipset.h macros.

[i915] Add INTEL_DEBUG=sync debug flag to wait for fences after making them.

[i915] Reenable batchbuffer debug under INTEL_DEBUG=bat.

[intel] Add some doxygen notes on what the bufmgr_fake block members mean.

[intel] Add a simple relocation cache to the fake buffer manager.

This is required for 965 performance, as it avoids a lot of repeated data
uploads of the state caches due to surface offsets in them.

[intel] Assert against 0-sized buffers in dri_bufmgr_fake.c.

They shouldn't be created, and this often helps catch stupid issues.

[intel] Add support for multiple levels of relocation in bufmgr_fake.

This is required for 965 support, which has relocations in other places than
just the batchbuffer.

[i915] Push locking in intelClearWithTris down inside meta_draw_poly.

The lock coverage and checks for cliprects were unneeded since the batchbuffer
will have INTEL_BATCH_CLIPRECTS anyway.  It appeared to be a leftover from
intelClearWithBlit.

This makes the locking requirements of i915 meta_draw_quad match i965
meta_draw_quad.

added z/s keys to reset/step rotation

Only emit texcoords for enabled units. Enable/disable units with 0..7 keys.

Also, asst. clean-ups.

fix bogus assumption if ddx has set up surface reg for z buffer

this is wrong since even if ddx has not set up a surface reg to cover the z
buffer we should pretend it has on those rv100 chips since they presumably do
not do z buffer tiling if not using hyperz, so we can use linear addressing
just the same. Doesn't seem to fix #13080, but it's wrong anyway and the bug
almost certainly broke newer non-tcl chips.

fix position invariant vertex programs for sw-tnl

do the same math as for fixed function pipe, including
user clip planes.
(mostly resurrected from the dead t_vb_arbprogram.c code)

remove dependency on libGLU

add glw.pc.in to tarball list, remove from DEPEND_FILES

i965: correct the opcode of XY_SETUP_BLT_CMD. fix bug #12730

test that point/line/quad rendering hits the right pixels

[i915] Remove old frontbuffer rotation hack.

This was replaced in previous releases of xserver/dri/libGL by reporting the
damage to the frontbuffer so that the server and driver could handle it
appropriately.

[intel] By default, output batchbuffer decode to stderr like other debug info.

[intel] Initialize a depth buffer if the visual has depth 24 but no stencil.

[intel] Move over files that will be shared with 965-fbo work.

check for texture and renderbuffer in check_end_texture_render()

code clean-ups, reformatting

remove commented-out code

recreate from changed gl_API.xml

alias ProgramEnvParameter4xyARB and ProgramParameter4xyNV (bug #12935)

these should be the same functions (as per spec).

Prevent loss of vectorequiv information when an alias follows the function being aliased.

fix Unichrome/Blender crash, bug 13142

Fix compilation for !GLX_DIRECT_RENDERING.

Remove a couple of "deprecated" fields from __GLXcontextRec.

The __GLXcontextRec struct is internal to the libGL implementation.  No point
in "deprecating", just get rid of it.

Don't return 0 in a void function.

r200: Re-expose SetTexOffset functionality.

This seems to have been mismerged with the DRI interface changes.

r200: Fix SetTexOffset format for 16 bit pixmaps/textures.

Use symbolic array indices to clarify.

Pass the visual id to XF86DRICreateContextWithConfig(), not fbconfig id.

Renamed the R300_VAP_UNKNOWN_221C to R300_VAP_CLIP_CNTL.

r300: initial user clipping for TCL paths

I've no idea if this code might break something or how it should interact
with vertex shaders, it makes the clip demo work for me

Lookup visual in visual list, not fbconfig list.

Also, handle visual not found error case by throwing X error.

Filter both visuals and fbconfigs against driver supported configs.

Check for NULL VB->EdgeFlag array.

There might be a bug elsewhere, but this is a simple work-around for now.
See bug 12614

fix mmx code (bug 12614)

Fix GLX build of xserver master branch.

The internal CreatePixmap API has been extended.

Fix mem leak in SSE code generation path (Michel Dänzer) and don't crash if _mesa_exec_malloc() returns NULL.

(picked from mesa_7_0_branch)

fix typo

r300: move more vap registers out of non tcl paths

r300: fix misnumber register

r300: fix texwrap border color

remove dead code in _mesa_new_program()

Add -fno-strict-aliasing workaround for all GCC targets

Use a GCC option to work around aliasing bugs. See commit 013dbcd for
more details.

nouveau: ppc, swap fragment programs on big endian systems.

Thanks to the PS3 RSX project for figuring this out.

i915: make i915 use the cached mappings for batch/buffer objects.

This should restore gears speed on 9xx hardware

configs: Set -fexceptions for GLUT on linux-dri like other targets

Quite a while ago, the GCC option -fexceptions was added for building
libglut. See here:

  http://article.gmane.org/gmane.comp.video.mesa3d.devel/9499

This was missing in the linux-dri targets.

confdiff.sh: A testing script for comparing configs settings

This is a simple script that compares the make variables set by two
different configs stubs. The purpose is to highlight differences so
that any unnecessary duplication or divergence can be removed.

For example, on Linux x86:
    $ ./bin/confdiff.sh linux linux-x86

The output isn't very clean, but it should highlight that the only
difference is that the x86 target uses x86 assembler sources.

The script uses bash, mktemp, make, sed and diff. It is probably not
very portable and might only work on GNU make.