lasmi: separate request and data ack to support bankmachine FIFOs (buggy/incomplete)

genlib/fifo: support records

lasmibus/crossbar: better switching policy

asmibus: remove port sharing

bus/asmibus: fix slot aging timer

bus/lasmibus/Crossbar: support cba_shift=0

lasmi: fix minor problems

genlib/fsm: fix handling of zero delayed_enter

actorlib: LASMI DMA (untested)

bus: Wishbone -> LASMI bridge (untested)

examples/sim: add LASMI demo

bus/lasmibus: bugfixes

bus/lasmibus: add target and initiator

examples/sim: rename abstract_transactions to abstract_transactions_wb, use new APIs, remove ASMI

bus/lasmi: interface definition and crossbar (untested)

csr/sram: fix reads on high addresses when word_bits != 0

csr/sram: fix page_bits computation

genlib/misc: fix import

bus/csr/SRAM: better handling of writes to memories larger than the CSR width

bitreverse: fhdl/tools -> genlib/misc

Make memory ports part of specials

This is needed to handle cases where a single memory has ports
in two different modules, and one of these modules is subject
to clock domain remapping. The clock domain of the port in that
module only must be remapped.

New migen.fhdl.std to simplify imports + len->flen

bus/wishbone/SRAM: support init and read_only

bus/csr/SRAM: support init

setup.py: update required Python version

bus/asmi: port sharing support

fhdl/tools/_TargetLister: do not include array keys in targets

genlib/record: match_by_position -> connect_flat

Revert "genlib/record/connect: add match_by_position"

This reverts commit df1ed32765510421fee07a8d5ff29afa9ce7c7c5.

bank/description/AutoCSR: add autocsr_exclude

dma_asmi: cleanup

bank/eventmanager: refactor, rename EventSourceLevel -> EventSourceProcess, add fully externally controlled event source

actorlib/spi: add DMAWriteController

actorlib/dma_asmi/OOOWriter: fix tag offset

flow/network/DataFlowGraph: add_buffered_connection

bank/description/CSRStorage: set reset property of storage for use in test benches

flow/network: better determination of plumbing layout

actorlib/dma_asmi: drive dat_wm

actorlib/spi: add DMA read controller

actorlib/spi/SingleGenerator: use CSR alignment bits

bank/description/CSRStorage: support alignment bits

flow/network/CompositeActor: expose unconnected endpoints

flow/network/DataFlowGraph: add add_pipeline

actorlib/spi/Collector: cleanup, new APIs

actorlib/dma_asmi: support for writes

genlib/fifo: disable retiming on Gray counter outputs

genlib/cdc: add NoRetiming

fhdl/verilog: recursive Special lowering

genlib/fifo: add asynchronous FIFO

fhdl/specials/memory: do not write address register for async reads

graycounter: expose binary output

genlib: add Gray counter

Support for resetless clock domains

Change license to 2-clause BSD

bus/csr/SRAM: fix Module conversion errors

fhdl: support len() on all values

fhdl/verilog/_printinit: initialize undriven Special inputs (bug reported by Florent Kermarrec)

ioo+pytholite: use new Module API

fhdl/visit: add TransformModule

ioo: move to genlib

uio: remove Trampoline (Python 3.3 provides generator delegation instead)

flow: match record fields by position

genlib/record/connect: add match_by_position

flow: use Module and new Record APIs

flow: adapt to new Record API

bus: replace simple bus module with new bidirectional Record

New bidirectional-capable Record API

New CSR API

fhdl/module/finalize: pass additional args to do_finalize

fhdl/specials: clean up clock domain handling

actorlib/structuring/Cast: support inversion

bank/csrgen/BankArray: retain name information

bank/description/Register: add get_size

genlib/record: use getattr instead of __dict__

genlib/record: add eq

genlib/fifo: simple synchronous FIFO

fhdl/module: support clock domain remapping of submodules

genlib/cdc/MultiReg: output clock domain defaults to sys

examples/sim/fir: convert to new API

fhdl/verilog: optionally disable clock domain creation

examples/basic/arrays: demonstrate lowering of Array in Instance expression

Lowering of Special expressions + support ClockSignal/ResetSignal

fhdl/tools/_ArrayLowerer: complete support for arrays as targets

fhdl/tools/value_bits_sign: support not

fhdl/structure: style fix

Merge pull request #6 from larsclausen/master

Minor improvements

genlib/cdc/MultiReg: implement rename_clock_domain + get_clock_domains

genlib/cdc/MultiReg: remove idomain

fhdl/specials: fix rename_clock_domain declarations

sim: remove PureSimulable (superseded by Module)

structure: remove Fragment.call_sim

sim: compatibility with new ClockDomain API

Local clock domain example

Make ClockDomains part of fragments

flow/actor/filter_endpoints: deterministic order

bank/csrgen/BankArray: create banks in sorted order

bank/description: modify reg/mem in-place

Allow SimActors to produce/consume a constant stream of tokens

Currently a SimActor requires one clock period to recover from consuming or
producing a token. ack/stb are deasserted in the cycle where the token is
consumed/produced and only re-asserted in the next cycle. This patch updates the
code to keep the control signals asserted if the actor is able to produce or
consume a token in the next cycle.

The patch also sets 'initialize' attribute on the simulation method, this will
make sure that the control and data signals will be ready right on the first
clock cycle.

Signed-off-by: Lars-Peter Clausen <lars@metafoo.de>

Add support for negative slice indices

In python a negative indices usually mean start counting from the right side.
I.e. if the index is negative is acutal index used is len(l) + i. E.g. l[-2]
equals l[len(l)-2].

Being able to specify an index this way also comes in handy for migen slices in
some cases. E.g. the following snippet can be implement to shift an abitrary
length register n bits to the right:
reg.eq(Cat(Replicate(0, n), reg[-n:])

Signed-off-by: Lars-Peter Clausen <lars@metafoo.de>

examples/pytholite: use new APIs