Use new peepopt from #969

Merge remote-tracking branch 'origin/clifford/pmgenstuff' into xc7mux

Revert to pre-muxcover approach

Missing help_mode

Fix -nocarry

Merge remote-tracking branch 'origin/master' into xc7mux

Merge pull request #963 from YosysHQ/eddie/synth_xilinx_fine

Revert synth_xilinx 'fine' label more to how it used to be...

Merge pull request #978 from ucb-bar/fmtfirrtl

Re-indent firrtl.cc:struct memory - no functional change.

Back to passing all xc7srl tests!

Merge remote-tracking branch 'origin/master' into eddie/synth_xilinx_fine

Merge branch 'master' of github.com:YosysHQ/yosys

Re-indent firrtl.cc:struct memory - no functional change.

Merge branch 'clifford/fix883'

Add missing enable_undef to "sat -tempinduct-def", fixes #883

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Merge pull request #977 from ucb-bar/fixfirrtlmem

Fix #938 - Crash occurs in case when use write_firrtl command

Fix #938 - Crash occurs in case when use write_firrtl command
Add missing memory initialization.
Sanity-check memory parameters.
Add Cell pointer to memory object (for error reporting).

Fix floating point exception in qwp, fixes #923

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Fix segfault in wreduce

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Disabled "final loop assignment" feature

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Merge pull request #972 from YosysHQ/clifford/fix968

Add final loop variable assignment when unrolling for-loops

Merge pull request #966 from YosysHQ/clifford/fix956

Drive dangling wires with init attr with their init value

Merge pull request #962 from YosysHQ/eddie/refactor_synth_xilinx

Refactor synth_xilinx to auto-generate doc

Merge branch 'master' into eddie/refactor_synth_xilinx

Merge pull request #973 from christian-krieg/feature/python_bindings

Feature/python bindings cleanup

Include filename in "Executing Verilog-2005 frontend" message, fixes #959

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Fix performance bug in RTLIL::SigSpec::operator==(), fixes #970

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Add final loop variable assignment when unrolling for-loops, fixes #968

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Add handling of init attributes in "opt_expr -undriven"

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Merge branch 'master' of https://github.com/YosysHQ/yosys into feature/python_bindings

Cleaned up root directory

Add peepopt_muldiv, fixes #930

Signed-off-by: Clifford Wolf <clifford@clifford.at>

pmgen progress

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Run "peepopt" in generic "synth" pass and "synth_ice40"

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Some pmgen reorg, rename peepopt.pmg to peepopt_shiftmul.pmg

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Progress in shiftmul peepopt pattern

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Merge pull request #960 from YosysHQ/eddie/equiv_opt_undef

Add -undef option to equiv_opt, passed to equiv_induct

Merge pull request #967 from olegendo/depfile_esc_spaces

escape spaces with backslash when writing dep file

Add "peepopt" skeleton

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Add pmgen support for multiple patterns in one matcher

Signed-off-by: Clifford Wolf <clifford@clifford.at>

fix codestyle formatting

Support multiple pmg files (right now just concatenated together)

Signed-off-by: Clifford Wolf <clifford@clifford.at>

escape spaces with backslash when writing dep file

filenames are sparated by spaces in the dep file.  if a filename in the
dep file contains spaces they must be escaped, otherwise the tool that
reads the dep file will see multiple wrong filenames.

Drive dangling wires with init attr with their init value, fixes #956

Copy with 1'bx padding in $shiftx

WIP

Move neg-pol to pos-pol mapping from ff_map to cells_map.v

Fix spacing

Remove split_shiftx tests

Revert synth_xilinx 'fine' label more to how it used to be...

Apparently, this reduces number of MUXCY/XORCY

Try a different approach with 'muxcover'

Merge remote-tracking branch 'origin/master' into xc7mux

Where did this check come from!?!

Remove split_shiftx call

Revert "Merge branch 'eddie/split_shiftx' into xc7mux"

This reverts commit 3042d5833041021bb45252b0cc862e9eff3d27d3, reversing
changes made to feff9764540cbf1152459cb377fc68d8e10c7153.

Missing newline

Refactor synth_xilinx to auto-generate doc

Cleanup ice40

Add -undef option to equiv_opt, passed to equiv_induct

Add -undef option to equiv_opt, passed to equiv_induct

Actually use pm.st.shiftxB

Cleanup superseded

bitblast_shiftx -> split_shiftx

Fix for when B_WIDTH has trailing zeroes

Merge remote-tracking branch 'origin/eddie/split_shiftx' into xc7mux

In order to indicate a failed pattern, blacklist?

Add test

Elaborate on help message

Merge branch 'eddie/split_shiftx' into xc7mux

Add split_shiftx command

Make pmgen support files more generic

synth_xilinx to call bitblast_shiftx

Misspelling

Remove topo sort no-loop assertion, with test

Add -nocarry option to synth_xilinx

Fix abc9 with (* keep *) wires

Refactor into AigerReader::post_process()

Merge pull request #957 from YosysHQ/oai4fix

Fixes for OAI4 cell implementation

Fixes for OAI4 cell implementation

Fixes #955 and the underlying issue in #954

Signed-off-by: David Shah <dave@ds0.me>

Format some names using inline code

Fix spelling

Remove some left-over log_dump()

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Tweak

Fix for A_WIDTH == 2 but B_WIDTH==3

Trim A_WIDTH by Y_WIDTH-1

Add comment

Fix for mux_case_* mappings

Fix for non-pow2 width muxes

Merge pull request #914 from YosysHQ/xc7srl

synth_xilinx to now infer SRL16E/SRLC32E

Add synth_xilinx -nomux option

Cleanup, call pmux2shiftx even without -nosrl

Merge branch 'xaig' into xc7mux

Temporarily remove 'r' extension

Merge remote-tracking branch 'origin/xc7srl' into xc7mux

Update help message

Allow POs to be PIs in XAIG

Remove kernel/cost.cc since master has refactored it

Merge remote-tracking branch 'origin/master' into xaig

Merge pull request #952 from YosysHQ/clifford/fix370

Determine correct signedness and expression width in for-loop unrolling

Merge pull request #951 from YosysHQ/clifford/logdebug

Add log_debug() framework