X86: Implement a locking version of SBB.

X86: Implement a locking version of ADC.

X86: Implement a locking version of OR.

X86: Implement a locking version of ADD.

X86: Implement the stul microop.
This microop does a store and unlocks the requested address. The RISC86
microop ISA doesn't seem to have an equivalent to this, so I'm guessing that
the store following an ldstl is automatically unlocking. We don't do it this
way for performance reasons since the behavior is the same.

X86: Implement the ldstl microop.
This microop does a load, checks that a store would succeed, and locks the
requested address.

CPUs: Make the atomic CPU support locked memory accesses.

Memory: Add a LOCKED flag back in for x86 style locking.

Memory: Rename LOCKED for load locked store conditional to LLSC.

SE mode: Make keeping track of the number of syscalls less hacky.

X86: Actually put the PCI INTA entry into the MP tables.

X86: Mask the PIC at startup to avoid a glitch which causes an NMI.

X86: Make E820 report nice, round (and correct) numbers.

X86: Actually handle 16 bit mode modrm.

X86: Make the TEST instruction set all the flags it's supposed to.

X86: Implement broadcast IPIs.

X86: Fix the ordering of the vendor string reported by CPUID.

X86: Keep track of what the initial count value was in the LAPIC timer.

X86: Only recognize the first startup IPI after INIT or reset.

X86: Use recvResponse to implement the idle bit in the Local APIC ICR.

X86: Add a function which gets called when an interrupt message has been delivered.

X86: Fix the flags for interrupt response messages.

X86: Explicitly use the right width in a few places that need a 64 bit value.

X86: Keep track of the pioAddr for the local APIC.

X86: Implement far jmp.

X86: Some segment selectors can be used when "NULL".

X86: Fix a bug in the chks microop where it ignored that it found a fault.

X86: Make the interrupt entering microcode record the value to use, not actually use it.

X86: LEA calculates an address before segmentation.

X86: Implement the save machine status word instruction (SMSW).

X86: Implement the load machine status word instruction (LMSW).

X86: Update the stats for the fix for CPUID.

X86: Only use %eax to select a function and look like we support sse2.

X86: Fix the mov to segment selector in real mode instruction microcode.

X86: The startup IPI delivery mode is not reserved.

X86: Implement the STARTUP IPI.

X86: Implement the INIT IPI.

X86: Fix the halt microop.

X86: Start implementing the interrupt command register in the local APIC.

X86: Make code that sends an interrupt from the IO APIC available for IPIs.

X86: Automatically make the IO APIC in an N CPU system have id N+1.

CPU: If the simple CPU is already idle, just return from suspendContext, don't assert.

X86: Condense the startupCPU code.

X86: Set the local APIC ID to something meaningful.

X86: Don't pretend to be an AMD CPU any more. We're not good enough at it.

o3-mips-regress: add hello word regression.

mips-tlb-fix: check for alignment faults.\nMIPS was never updated to use TLBS correcty in SE mode. The error was forwarding translations directly to pageTable. The TLB should check for alignment faults at bare minimum here but in the long run we should be using TLBs in SE mode for MIPS.

mips-syscall: mark with correct flag. \nMIPS was using wrong serialization flag on syscall instructions allowing O3 to handle SE mode syscalls incorrectly and speculate on instructions after a syscall

o3-delay-slot-bpred: fix decode stage handling of uncdtl. branches.\n decode stage was not setting the predicted PC correctly or passing that information back to fetch correctly

mips-shadowsets: fix calcuations. \n  Remove Shadowsets from Int & Arch. Reg Calculations

o3, inorder: fix FS bug due to initializing ThreadState to Halted.
For some reason o3 FS init() only called initCPU if the thread state
was Suspended, which was no longer the case.  There's no apparent
reason to check, so I whacked the test completely rather than
changing the check to Halted.
The inorder init() was also updated to be symmetric, though the
previous code was just a fancy no-op.

o3: handle fetch with no active threads correctly.
This situation can arise now on the first fetch cycle after
the last active thread is halted.  It seems easy enough to
deal with when it happens rather than trying to avoid it.

o3: fix {read,set}ArchFloatReg* functions.
Register indices were not being calculated properly.

ThreadState: initialize status to Halted in constructor.
This provides a common initial status for all threads independent
of CPU model (unlike the prior situation where CPUs initialized
threads to inconsistent states).
This mostly matters for SE mode; in FS mode, ISA-specific startupCPU()
methods generally handle boot-time initialization of thread contexts
(since the right thing to do is ISA-dependent).

Update stats after elimination of Unallocated state.
Somehow ending threads with halt() instead of deallocate()
reduces the squash count on o3 by 1 (and a few other
similarly trivial changes).

Get rid of the Unallocated thread context state.
Basically merge it in with Halted.
Also had to get rid of a few other functions that
called ThreadContext::deallocate(), including:
 - InOrderCPU's setThreadRescheduleCondition.
 - ThreadContext::exit().  This function was there to avoid terminating
   simulation when one thread out of a multi-thread workload exits, but we
   need to find a better (non-cpu-centric) way.

configs: Allow M5_CPU2000 env var to set CPU2K binary path.
It would be nice to have a more comprehensive mechanism
but this is a big improvement over manually editing the script.

X86: Fix minor bug in the page table walker from TLB shuffling.

stats: disallow duplicate statistic names.

alpha: get rid of all turbolaser remnants

tests: update tests for TLB unification

tlb: More fixing of unified TLB

tlb: Don't separate the TLB classes into an instruction TLB and a data TLB

style: fix style hook for some newer versions of mercurial.

Merge ARM into the head. ARM will compile but may not actually work.

arm: add ARM support to M5

CPA: Fix a typo that managed to sneak in.

includes: add ext to the includes path.
move dnet to the correct place so that we use this

--HG--
rename : ext/dnet/dnet/addr.h => ext/dnet/addr.h
rename : ext/dnet/dnet/arp.h => ext/dnet/arp.h
rename : ext/dnet/dnet/blob.h => ext/dnet/blob.h
rename : ext/dnet/dnet/eth.h => ext/dnet/eth.h
rename : ext/dnet/dnet/fw.h => ext/dnet/fw.h
rename : ext/dnet/dnet/icmp.h => ext/dnet/icmp.h
rename : ext/dnet/dnet/intf.h => ext/dnet/intf.h
rename : ext/dnet/dnet/ip.h => ext/dnet/ip.h
rename : ext/dnet/dnet/ip6.h => ext/dnet/ip6.h
rename : ext/dnet/dnet/os.h => ext/dnet/os.h
rename : ext/dnet/dnet/rand.h => ext/dnet/rand.h
rename : ext/dnet/dnet/route.h => ext/dnet/route.h
rename : ext/dnet/dnet/tcp.h => ext/dnet/tcp.h
rename : ext/dnet/dnet/udp.h => ext/dnet/udp.h

ply: put the absolute path to ply in the environment, not a relative one

stats: fix compiler error

Very minor regression stats updates due top previous changeset.
Setting dirty bit on swaps added a handful of writebacks in a
few of the longer-running SPARC_SE benchmarks.

cache: set dirty bit on swaps (oops!)

cpu: fix minor endian issue with trace output
(no functional change)

tests: use env.Execute instead of Execute to pick up env vars.

prefetch: don't panic on requests w/o contextID (e.g., writebacks).

build: fix compiler warnings in g++ 3.4

Minor tweak to regression exit status message.

Fix up regression execution to better handle tests that end abnormally.
E.g., mark aborts due to assertion failures as failed tests,
but those that get killed by the user as needing to be rerun, etc.

tests: update tests because of changes in stat names and in the stats package

stats: fix duplicate statistics names.
This generally requires providing a more meaningful name() function for a
class.

stats: cleanup text output stuff and fix mysql output

scons: fix the library path stuff

build: fix errors for compilers other than g++ 4.3

stats: create an enable phase, and a prepare phase.
Enable more or less takes the place of check, but also allows stats to
do some other configuration.  Prepare moves all of the code that readies
a stat for dumping into a separate function in preparation for supporting
serialization of certain pieces of statistics data.
While we're at it, clean up the visitor code and some of the python code.

stats: clean up how templates are used on the data side.
This basically works by taking advantage of the curiously recurring template
pattern in an intelligent way so as to reduce the number of lines of code
and hopefully make things a little bit clearer.

stats: Fix all stats usages to deal with template fixes

stats: remove the template wart left over from the ancient binning stuff

stats: stick the distribution's fancy parameter into the parameters structure.

stats: Add a wrapper class for the information side of things.
This provides an easy way to provide the callbacks into the data side
of things from the info side of things.  Rename Wrap to DataWrap so it
is more easily distinguishable from InfoWrap

stats: better naming of template parameters for the wrapper stuff
Parent and Child are bad names.  Derived and Base are better.

stats: get rid of meaningless uses of virtual

stats: miscellaneous cleanup

serialize: Allow floats and doubles to be serialized

Get rid of 'using namespace' declarations in headers.

SCons: Fix bug with .hg dir not existing.

InOrderCPU: Clean up Constructors to initialize variables correctly (i.e. in a way for the compiler to play *nice*)

Give each resource in InOrder it's own TraceFlag instead of just standard 'Resource' flag

Remove unused functions/comments cluttering up the code.

make handling of interstage buffers (i.e. StageQueues) more consistent: (1)number from 0-n, not 1-n+1, (2) always check nextStageValid before a stageNum+1 and prevStageValid for a stageNum-1 reference (3) add skidSize() to get StageQueue size for all threads

 InOrder didnt have all it's params set to a default value, which is now required for M5 objects; Also, a # of values need to be reset to 0 (or the appropriate value) before we assume they are OK for use.