put bit-field ordering for EXTRA2/3 into MSB0 order

move regfile section

move regfile section

move regfile section

whoops ls010 not ls009. add paragraph about exceptional behaviour changes

very large whitespace cleanup

add page-boundaries to ls010

add modes to ls010

update date to 24 mar 2023 on ls001 v3

corrections to SVI-Form table layout, add Special Registers Altered
to remap instructions

REMAP modes reduced from 14 to 12 for svshape,
two spaces now RESERVED.

corrections in ls009 svshape pseudocode, add missing modes not
properly cut/paste (sigh)

whitespace

ghostmansd: sync recent projects

bitmanip: sync shadd/shadduw pseudocode

mention that svshape2 sits within svshape

add svshape2 pseudo-code

note about programmers discouraged from writing to SPRs

whitespace (indentation)

whitespace (indentation)

ls008 only doing setvl and svstep

removing rust. to be kept to the absolute bare minimum: a single
mention as being the same as Java, LLVM and SPIR-V, is sufficient
and otherwise remove all other mention of rust.

same reason for "`"s on pseudocode, Special Registers altered
needs indentation

extraneous pageboundaries (should immediate table be in Appendix? maybe?)

update nunmber of instructions (to 8, sigh), clarify heading
for each instruction explicitly saying "Double-Precision"
https://bugs.libre-soc.org/show_bug.cgi?id=1015

add svstep, start on ls008
https://bugs.libre-soc.org/show_bug.cgi?id=1040

accidental removal of bold

ls001 update to 56-bit RESERVED from 55-bit area EXT200-231

remove RCS table since it's now unused

fix mnemonics

move form tables to between mnemonic list and pseudo-code, like the spec does

remove wrong mnemonics

convert mnemonics to be code blocks, so markdown doesn't put all inst variants on one line