isl: Fix row pitch for compressed formats

When calculating row pitch, the row's width in samples must be divided
by the format's block width. The commit below accidentally removed the
division.

    commit eea2d4d05987b4f8ad90a1588267f9495f1e9e99
    Author: Chad Versace <chad.versace@intel.com>
    Date:   Tue Jan 5 14:28:28 2016 -0800
    Subject: isl: Don't align phys_slice0_sa.width twice

isl: Add func isl_surf_get_tile_info()

vtn: Fix atan2 for non-scalars.

The if/then/else block was bogus, as it can only take a scalar
condition, and we need to select component-wise.  The GLSL IR
implementation of atan2 handles this by looping over components,
but I decided to try and do it vector-wise, and messed up.

For now, just bcsel.  It means that we do the atan1 math even if
all components hit the quick case, but it works, and presumably
at least one component will hit the expensive path anyway.

vtn: Fix Modf.

We were botching this for negative numbers - floor of a negative rounds
the wrong way.  Additionally, both results are supposed to retain the
sign of the original.

To fix this, just take the abs of both values, then put the sign back.
There's probably a better way to do this, but this works for now.

i965: Fix SIN/COS precision problems.

Signed-off-by: Kenneth Graunke <kenneth@whitecape.org>

anv: Put back code to grow shader scratch space

This was lost in commit a71e614d33e8d869bbaced8948349a7180783ab7.

anv: Update the device limits.

Fixes dEQP-VK.api.info.device.properties.  I haven't tested any others.

gen7/cmd_buffer: SCISSOR_RECT structs are tightly packed

The pointer has to be 32-byte aligned, but the structs themselves are 2
dwords each, tightly packed.

anv/pipeline: Set MaximumVPIndex in 3DSTATE_CLIP

anv/pipeline: Only lower input indirects if EmitNoIndirectInput is set

anv/formats: Use is_power_of_two instead of is_rgb to determine renderability

HACK/i965/surface_formats: Mark A4B4G4R4 as being supported

The table has this marked as unsupported on all gens, but I don't really
believe that given how early it is in the table.  I've tested and it seems
to work on Broadwell.  The Bspec says that it sould be renderable on SKL+
but alpha blending is questionable.

Side note: We really need to audit the format table again.

anv: Support swizzled formats.

Some formats require a swizzle in order to map them to actual hardware
formats.  This allows us to turn on two new Vulkan formats.

anv/image: Do swizzle remapping in anv_image.c

TODO: At some point, we really need to make an image_view_init_info that's
a flyweight and stop stuffing everything into image_view.

HACK: Expose support for stencil blits

If someone actually tries to use them, they won't work, but at least we
don't fail to return format properties now.

vtn: Delete references to IMix opcode.

This is being removed in SPIR-V.

Bugzilla: https://cvs.khronos.org/bugzilla/show_bug.cgi?id=15452

i965/skl: Utilize new 5th bit for gateway messages

Cc: Jordan Justen <jordan.l.justen@intel.com>
Signed-off-by: Ben Widawsky <benjamin.widawsky@intel.com>

genX/pipeline: Don't make vertex bindings with holes

anv/cmd_buffer: Put base_instance in the second component

anv/image: clflush surface state map in anv_fill_buffer_surface_state().

Some of its users had the required clflush on non-LLC platforms, some
didn't.  Put the clflush in anv_fill_buffer_surface_state() so we
don't forget.

anv/image: clflush the right state map in anv_fill_image_surface_state().

It was clflushing the nonrt_surface_state structure regardless of
which state structure was actually being initialized.

anv/image: Upload raw buffer surface state for untyped storage image and texel buffer access.

anv/image: Fix image parameter initialization.

isl/gen9: Fix slice offset calculation for 1D array images.

The X component of the offset is set to the layer index times layer
height which is obviously bogus, return the vertical offset of the
slice as Y component instead.  Fixes a few image load/store tests that
use 1D arrays on SKL when forcing it to fall back to untyped reads and
writes.

i965/fs_surface_builder: Mask signed integers after conversion

anv/image: Actually fill out brw_image_param structs

anv/image_view: Add base mip and base layer fields

These will be needed by image_load_store

gen7: Add support for base vertex/instance

gen8: Add support for base vertex/instance

nir/spirv: Add proper support for InstanceIndex

nir/lower_io: Lower INSTNACE_INDEX

glsl/enums: Add an enum for Vulkan instance index

genX/pipeline: Break emit_vertex_input out into common code

It's mostly the same and contains some non-trivial logic, so it really
should be shared.  Also, we're about to make some modifications here that
we would really like to share.

anv: Remove long unused anv_aub.h

anv: Dirty fragment shader descriptors in meta restore

We need to reemit render targets, so dirtying VK_SHADER_STAGE_VERTEX_BIT
doesn't help us much.

anv: Reemit STATE_BASE_ADDRESS after second level cmd buffers

Otherwise the primary batch will continue using the state base addresses
set by the secondary.  Fixes remaining renderpass tests.

anv/meta: Fix sample mask in clear pipelines

Once we begin emitting the correct sample mask,
genX_3DSTATE_SAMPLE_MASK_pack will hit an assertion if the mask contains
too many bits.

i965/compiler: Set nir_options.vertex_id_zero_based

HACK/i965: Default to scalar GS on BDW+

Merge remote-tracking branch 'mattst88/nir-lower-pack-unpack' into vulkan

gen7/state: Apply min/mag filters individually for samplers

This fixes tests which apply different min and mag filters, and depend on
the min filter to be correct.

gen8/state: Apply min/mag filters individually for samplers

This fixes tests which apply different min and mag filters, and depend on the
min filter to be correct.

i965/fs: Feel free to spill partial reads/writes

Now that we properly handle write-masking, this should be safe.

i965/fs: Properly write-mask spills

For unspills (scratch reads), we can just set WE_all all the time because
we always unspill into a new GRF.  For spills, we have two options: If the
instruction has a 32-bit-per-channel destination and "normal" regioning,
then we just do a regular write and it will interleave channels from
different control-flow paths properly.  If, on the other hand, the the
regioning is non-normal, then we have to unspill, run the instruction, and
spill afterwards.  In this second case, we need to do the spill with
we_ALL.

anv: Remove a few finished finishme

anv: Remove stale assert

This goes back to when we didn't have the subpass number in the command
buffer begin info.

i965/gen7+: Use NIR for lowering of pack/unpack opcodes.

i965/vec4: Implement nir_op_pack_uvec2_to_uint.

And mark nir_op_pack_uvec4_to_uint unreachable, since it's only produced
by lowering pack[SU]norm4x8 which the vec4 backend does not need.

nir: Add lowering support for unpacking opcodes.

nir: Add lowering support for packing opcodes.

i965/fs: Implement support for extract_word.

The vec4 backend will lower it.

nir: Add opcodes to extract bytes or words.

The uint versions zero extend while the int versions sign extend.

anv/meta: Fix CopyBuffer when size matches HW limit

Perform a copy when the copy_size matches the HW limit (max_copy_size).
Otherwise the current behavior is that we fail the following assertion:

      assert(height < max_surface_dim);

because the values are equal.

anv: Don't use uninitialized barycentric_interp_modes

If we don't have a fragment shader, wm_prog_data in undefined.

anv: Disable fs dispatch for depth/stencil only pipelines

Fixes most renderpass bugs.

glsl: Remove 2x16 half-precision pack/unpack opcodes.

i965/fs was the only consumer, and we're now doing the lowering in NIR.

i965/fs: Switch from GLSL IR to NIR for un/packHalf2x16 lowering.

nir: Add lowering of nir_op_unpack_half_2x16.

i965: Make separate nir_options for scalar/vector stages.

We'll want to have different lowering options set for scalar/vector
stages.

i965: Move brw_compiler_create() to new brw_compiler.c.

A future patch will want to use designated initalizers, which aren't
available in C++, but this is C.

nir: Make argument order of unop_convert match binop_convert.

Strangely the return and parameter types were reversed.

anv/cmd_buffer: Zero out binding tables and samplers in state_reset

This fixes a use of an undefined value if the client uses push constants in
a stage without ever setting any descriptors on GEN8-9.

nir/opcodes: Properly flush denormals in fquantize2f16

i965/nir: Properly flush denormals in nir_op_fquantize2f16

anv/format: Add a helpful comment about format names

anv/formats: Add support for 3 more formats

anv/pipeline: Add a default L3$ setup

anv/formats: Rename ambiguous func parameter

vkGetPhysicalDeviceImageFormatProperties has multiple 'flags'
parameters.

anv/formats: Advertise multisample formats

Teach vkGetPhysicalDeviceImageFormatProperties() to advertise
multisampled formats.

anv/image: Drop assertion that samples == 1

isl: Fix gen8_choose_msaa_layout()

Gen8 requires any Y tiling, not any *standard* Y tiling.

isl: Add func isl_tiling_is_any_y()

anv/meta: Assert correct sample counts for blit funcs

Add assertions to:
    anv_CmdBlitImage
    anv_CmdCopyImage
    anv_CmdCopyImageToBuffer
    anv_CmdCopyBufferToImage

anv: Add anv_image::samples

It's set but not yet used.

anv: Use isl_device_get_sample_counts()

Use it in vkGetPhysicalDeviceProperties.

isl: Add func isl_device_get_sample_counts()

gen8/state: Remove SKL special-casing for MinimumArrayElement

MinimumArrayElement carries the same meaning for BDW and SKL.
Suggested by Jason.

No regressions in dEQP-VK.pipeline.image.view_type.cube_array.*
Fixes a number of cube tests, including cube_array_base_slice
and cube_base_slice tests.

anv/state: Dedupe code for lowering surface format

Add helper anv_surface_format().

anv/meta: Set sampler type and instruction arrayness consistently in blit shader.

anv/meta: Fix meta blit fragment shader for 1D arrays.

genX/state: Set CubeSurfaceControlMode to OVERRIDE

This makes it act like the address mode is set to TEXCOORDMODE_CUBE
whenever this sampler is combined with a cube surface.  This *should* be
what we need for Vulkan.  Interestingly, the PRM contains a programming
note for this field that says simply, "This field must be set to
CUBECTRLMODE_PROGRAMMED".  However, emprical evidence suggests that it does
what the PRM says it does and OVERRIDE is just fine.

gen8/state: Divide depth by 6 for cube maps for GEN8

For Broadwell cube maps, MinimumArrayElement is in terms of 2d slices (a
multiple of 6) but Depth is in terms of whole cubes.

gen8_state: Enable all cube faces

These fields are ignored for non-cube surfaces. For cube surfaces
these fields should be enabled when using TEXCOORDMODE_CLAMP and
TEXCOORDMODE_CUBE.

TODO: Determine if these are the only two modes used in Vulkan.

isl/format_layout: R11G11B10_FLOAT is unsigned

anv/image: Move common code to anv_image.c

anv/state: Refactor surface state setup into a "fill" function

anv/state: Add missing clflushes for storage image surface state.

anv/state: Factor out surface state calculation from genX_image_view_init.

Some fields of the surface state template were dependent on the
surface type, which is dependent on the usage of the image view, which
wasn't known until the bottom of the function after the template had
been constructed.  This caused failures in all image load/store CTS
tests using cubemaps.  Refactor the surface state calculation into a
function that is called once for each required usage.

i965/nir: Temporariliy disable mul+add fusion

We don't want to do this in the long-run but it's needed for passing the
NoContraction tests at the moment.  Eventually, we want to plumb this
through NIR properly.

isl: Fix indentation of isl_format_layout comment

isl/tests: Give tests less cryptic names

isl: Fix isl_surf_get_image_offset_sa for gen4_3d layout

Bug found by unit test
test_bdw_3d_r8g8b8a8_unorm_256x256x256_levels09_tiley0.

isl/tests: Add test for bdw 3d surface

test_bdw_3d_r8g8b8a8_unorm_256x256x256_levels09_tiley0

Currently fails.

isl/tests: Remove copy-paste assertion

isl/tests: Fix build

isl_device_init() acquired a new param for bit6 swizzling.

anv/batch_chain: Fix patching up of block pool relocations on Gen8+.

Relocations are 64 bits on Gen8+.  Most CTS tests that send
non-trivial work to the GPU would fail when run from a single deqp-vk
invocation because they were effectively relying on reloc presumed
offsets to be wrong so the kernel would come and apply relocations
correctly.

nir/spirv: Ignore cull distance

nir/lower_system_values: Use the correct invication id for CS

nir/spirv: Properly assign locations to split structures

nir/spirv: Improve handling of variable loads and copies

Before we were asuming that a deref would either be something in a block or
something that we could pass off to NIR directly.  However, it is possible
that someone would choose to load/store/copy a split structure all in one
go.  We need to be able to handle that.