Use equiv_opt for latches

Merge remote-tracking branch 'origin/clifford/async2synclatch' into Sergey/tests_ice40

Add $dlatch support to async2sync

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Revert "Add tests for ecp5"

This reverts commit 2270ead09fb4695442c66fe5c06445235f390f2b.

Add tests for ecp5

Merge pull request #1325 from YosysHQ/eddie/sat_init

In sat: 'x' in init attr should be ignored

xilinx: Add SRLC16E primitive.

Fixes #1331.

Merge pull request #1292 from YosysHQ/mwk/xilinx_bufgmap

Add clock buffer insertion pass, improve iopadmap.

Ignore all 1'bx in (* init *)

Revert to using clean

Revert "Add tests for ecp5 architecture."

This reverts commit 134d3fea909bae02f4f814e3d649658502b44b73.

improve clkbuf_inhibit propagation upwards through hierarchy

Add tests for ecp5 architecture.

Add tests for macc and rom;

Test cases from
https://www.latticesemi.com/-/media/LatticeSemi/Documents/UserManuals/EI/iCEcube201701UserGuide.ashx?document_id=52071;
In both cases synthesized only LUTs and DFFs.

Add "make bumpversion"

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Improve tests to check that clkbuf is connected to expected

Merge branch 'master' into mwk/xilinx_bufgmap

Remove dupe in CHANGELOG, missing end quote

Merge tag 'yosys-0.9'

Yosys 0.9

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Merge pull request #1112 from acw1251/pyosys_sigsig_issue

Fixed pyosys commands returning RTLIL::SigSig

Wire with init on FF part, 1'bx on non-FF part

Merge pull request #1327 from YosysHQ/clifford/pmgen

Add pmgen slices and choices

Add undocumented feature

indo -> into

Revert earliest to gcc-4.8, compile iverilog with default compiler

Revert "Bump to gcc-5 as `__warn_memset_zero_len' symbol not in 16.04!?!"

This reverts commit c82b2fa31f8965be2680c87af6cd9ac5d26ead4d.

Remove .0 from clang-8.0

Bump to gcc-5 as `__warn_memset_zero_len' symbol not in 16.04!?!

bionic -> xenial as its on whitelist

Bump gcc from 4.8 to 4.9 as undefined reference

... to `__warn_memset_zero_len'.
Also remove gcc-6, bump gcc-7 to gcc-9, clang from 5.0 to 8.0

Merge branch 'master' into mwk/xilinx_bufgmap

Forgot one

Merge branch 'master' into mwk/xilinx_bufgmap

Put abc_* attributes above port

Check clkbuf_inhibit=1 is ignored for custom selection

clkbufmap to only check clkbuf_inhibit if no selection given

Add simple clkbufmap tests

tests/techmap/run-test.sh to cope with *.ys

Mention clkbuf_inhibit can be overridden

Review comment from @cliffordwolf

Merge remote-tracking branch 'origin/master' into mwk/xilinx_bufgmap

Make macOS depenency clear

Merge pull request #1326 from mmicko/doc-update

Make macOS dependency clear

Blocking assignment

Fix pull request

Fix port hanlding in pmgen

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Add pmgen slices and choices

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Fix run-test.sh; Add new test for dpram.

Fix path in run-test.sh

Make macOS depenency clear

Merge pull request #1 from YosysHQ/Sergey/tests_ice40

tests_ice40 improvements

Do not propagate mem2reg attribute through to result

Remove adffs_tb.v

In sat: 'x' in init attr should not override constant

Spelling

WIP for equivalency checking memories

Do not print OKAY

Spelling

Fail if iverilog fails

Hide tri-state warning message for now

Remove unused output

Fix tribuf test

Fix comments

Remove tech independent synthesis

Remove dffe instantation

Move $dffe to dffs.{v,ys}

Make multiplier wider, do not do tech independent synth

do not require boost if pyosys is not used

require tcl-tk in Brewfile

Merge pull request #1322 from mmicko/pyosys_osx

do not require boost if pyosys is not used

do not require boost if pyosys is not used

Merge pull request #1319 from TeaEngineering/shuckc/brew-tcl-tk

require tcl-tk in Brewfile

Merge pull request #1317 from YosysHQ/eddie/opt_expr_shiftx

 opt_expr to trim A port of $shiftx/$shift

Bump year in copyright notice

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Bump year in copyright notice

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Fix missing newline at end of file

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Merge pull request #1289 from mmicko/anlogic_fixes

Anlogic fixes and optimization

Fix missing newline at end of file

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Merge pull request #1281 from mmicko/efinix

Initial support for Efinix Trion series FPGAs

Copy-paste typo

require tcl-tk in Brewfile

Respect opt_expr -keepdc as per @cliffordwolf

Handle $shift and Y_WIDTH > 1 as per @cliffordwolf

Add cover()

Canonical form

Merge pull request #1316 from YosysHQ/eddie/fix_mem2reg

mem2reg to preserve user attributes and src

Add test

opt_expr to trim A port of $shiftx if Y_WIDTH == 1

Merge pull request #1315 from mmicko/fix_dependencies

Fix test_pmgen deps

mem2reg to preserve user attributes and src

Fix all comments from PR

Fix test_pmgen deps

Merge pull request #1314 from YosysHQ/eddie/fix_techmap

techmap -max_iter to apply to each module individually

Add temp directory

Missing newline

Fix copy-paste typo

Grammar

Add test

techmap -max_iter to apply to each module individually