Add some constructors and an output operator to the Twin??_t types so that o3 SPARC will compile again.

--HG--
extra : convert_revision : af987aaeac87ee92a3b55cf0839d994cf7dea1af

Make byteswap work correctly on Twin??_t types.

--HG--
extra : convert_revision : a8a14078d62c24e480ffa69591edfc775d1d76cc

Merge zizzer:/bk/newmem
into  udhcp-macvpn-108.public.engin.umich.edu:/Users/ali/work/m5.newmem

--HG--
extra : convert_revision : c6b11f535cca7fd46f1a3cea3b5a966e8fa80347

If we're running the quick tests, remove the SPARC_FS build since we don't have any quick SPARC_FS tests at the moment

--HG--
extra : convert_revision : 4505f1600cae5d049560f3b397541e9a9dea0420

Cleanup

--HG--
extra : convert_revision : 31f1b0f760a6eb861652440f9d42aaf123ef4833

Merge zizzer.eecs.umich.edu:/bk/newmem
into  ahchoo.blinky.homelinux.org:/home/gblack/m5/newmem-x86

--HG--
extra : convert_revision : 0822fbcc377781b53d2de9ba40ab9d985ccbc039

Merge zizzer:/bk/newmem
into  zeep.pool:/z/saidi/work/m5.newmem

--HG--
extra : convert_revision : fa1e361fcae10fe7a91118007faeeabe3fecba2a

Add regression for SPARC "hard" instruction test. Only runs in simple-atomic right now since we don't have cache support for
the atomic instructions.

--HG--
extra : convert_revision : b7013e6963885dfe2b4630ac175e24ddad6d42a6

Python parameters types need analogous C++ types

--HG--
extra : convert_revision : d068dfec69b28d48fc299a4108e165decfaaace7

Move all of the parameters of the Root SimObject so they are
directly configured by python.  Move stuff from root.(cc|hh) to
core.(cc|hh) since it really belogs there now.
In the process, simplify how ticks are used in the python code.

--HG--
extra : convert_revision : cf82ee1ea20f9343924f30bacc2a38d4edee8df3

Get X86 to load an elf and start a process for it.

src/arch/x86/SConscript:
    Add in process source files.
src/arch/x86/isa_traits.hh:
    Replace magic constant numbers with the x86 register names.
src/arch/x86/miscregfile.cc:
    Make clear the miscreg file succeed. There aren't any misc regs, so clearing them is very easy.
src/arch/x86/process.hh:
    An X86 process class.
src/base/loader/elf_object.cc:
    Add in code to recognize x86 as an architecture.
src/base/traceflags.py:
    Add an x86 traceflag
src/sim/process.cc:
    Add in code to create an x86 process.
src/arch/x86/intregs.hh:
    A file which declares names for the integer register indices.
src/arch/x86/linux/linux.cc:
src/arch/x86/linux/linux.hh:
    A very simple translation of SPARC's linux.cc and linux.hh. It's probably not correct for x86, but it might not be correct for SPARC either.
src/arch/x86/linux/process.cc:
src/arch/x86/linux/process.hh:
    An x86 linux process. The syscall table is split out into it's own file.
src/arch/x86/linux/syscalls.cc:
    The x86 Linux syscall table and the uname function.
src/arch/x86/process.cc:
    The x86 process base class.
tests/test-progs/hello/bin/x86/linux/hello:
    An x86 hello world test binary.

--HG--
extra : convert_revision : f22919e010c07aeaf5757dca054d9877a537fd08

Python atexit handlers are called in reverse order.
Fix things so the stats dump happens last.

--HG--
extra : convert_revision : ea842dbcbb77dd1c715c4e5b57d2470e558c4265

Merge zizzer.eecs.umich.edu:/bk/newmem
into  zower.eecs.umich.edu:/home/gblack/m5/newmem-statetrace

--HG--
extra : convert_revision : 0959fb162253ff1eed8da0a990f58897322f0e1f

Fixing statetrace to work with 32 bit SPARC processes, as well as rewritting it's single stepping code.

--HG--
extra : convert_revision : 69b1668a850519ab98b02c525ec41ff727eb6036

Fill out a stub version of the vtophys header file.

--HG--
extra : convert_revision : 2c10a80a2f73207539e3f98b4a3b864d431f5035

Add in NumGDBRegs so the constructor to the base class can get all it's arguments.

--HG--
extra : convert_revision : fcec1ad134b53a419a952e556ed75cb1559a1127

Reorganize the floating point register file a little.

--HG--
extra : convert_revision : 643c147b77e931d49ac559681d4bbda737f6e1c7

Add some new source files.

--HG--
extra : convert_revision : 94f3f19eb91b7f54918640b7605008eb1fe75fc7

Stub decoder. This is probably even farther from finished than it looks...

--HG--
extra : convert_revision : a39a158fec4560f6eb7a6987592c473677c0b1ba

Add stub for x86 process creation

--HG--
extra : convert_revision : 3bdbc415a73c6bb4d723f68714a96c9f922ba5e6

Add x86 version of call to "decode"

--HG--
extra : convert_revision : bb799dcea58b51d6e1d3d744581ea48c5c1490fe

Add x86 to the Arch enum in the object file class.

--HG--
extra : convert_revision : bc8c5e78aac0e9033d6cbc756d8092369ac29072

Added missing include.

--HG--
extra : convert_revision : 9d00209e5c0ae8aa5ac37f9558627ee212a72c9b

Added LargestRead type for x86. I might have picked the wrong type.

--HG--
extra : convert_revision : 5570a595b9adbe9c35f9b4f8dd3b50533b5beb97

Stub implementation for x86.

--HG--
extra : convert_revision : 3eccbf699bb62139a06a9b249e56bd205bc316ed

Stub implementation for x86

--HG--
extra : convert_revision : dd6b4d14070a2e99c179c5f780c9935847da8eda

Added fault generation functions. I would still like to see these go away. The page table fault should be moved into sim/faults.hh because it's a "fake" m5 fault for se mode and shouldn't vary between architectures.

--HG--
extra : convert_revision : cafe25befd64f83a424c1a09f5e62a16df5408ad

Added an x86 dyninst

--HG--
extra : convert_revision : 2317e9bb0bcf8010ab5d02019f7a14eeb7b1459c

Added stub implementations or prototypes for all the functions in this file.

--HG--
extra : convert_revision : c0170eae8aeae130f81618ae49a60f879c2b523f

Added in a missing include.

--HG--
extra : convert_revision : 712480fef36bf7a34c2c0b8d19dd82689eb78a1d

Filled in a stub header file for setting the result of a syscall.

--HG--
extra : convert_revision : f0a2cdf7d669834b90444fc390b0aceede474737

Filled in a stub header file for a stacktrace object. I'm still not sure what this is for, and it probably doesn't work on anything but Alpha.

--HG--
extra : convert_revision : 9bc3833628d31799a7b578c450dac096a19aead3

Filled in a stub header file for remote gdb

--HG--
extra : convert_revision : 6289181697142f672548a4d4cf6e010171cb98e1

Correct a typo

--HG--
extra : convert_revision : 1e8ef87ddb28873045a08bd104afc8ce129c4299

Make the constructor (and all the other functions) public

--HG--
extra : convert_revision : 9d572651fc1722b15ae7dbc59c108d680c911f04

Various touch ups

--HG--
extra : convert_revision : 19ff30d969a46adbd256f674582a9e7d398b56ed

Added a missing include.

--HG--
extra : convert_revision : 15a1b49ff9e0a1a15bd2500bec9ec9bc95ee5898

Added a missing include.

--HG--
extra : convert_revision : 62583e5a5647913fb36e1aae265e8ac52a165829

Fix up the remote gdb include gaurds so it doesn't use the same symbol as Alpha does.

--HG--
extra : convert_revision : b75dbdd95ceb4ec71275588a5cf8e6b614cf4539

x86 register file includes.

--HG--
extra : convert_revision : c00a077dd7ae8f6b48c6939034be244bcf48d715

Include the x86 specific traits file.

--HG--
extra : convert_revision : bcf448aedd832022527cc972f7a1f0433987c564

Stub x86 Fault class which just panics.

--HG--
extra : convert_revision : abfcf4005ec636b1e6c085515b63c1d8e69e3370

A new file for x86 specific parameters. This could be implemented as a sim object?

--HG--
extra : convert_revision : 51757435bb0b20132f3ec5782db31382bb2cca18

Add in a declaration of class Checkpoint rather than expecting it to come from some other include.

--HG--
extra : convert_revision : adbd4899508e3d30959a504a48402f01d1187099

Merge zizzer.eecs.umich.edu:/bk/newmem
into  ahchoo.blinky.homelinux.org:/home/gblack/m5/newmem-x86

--HG--
extra : convert_revision : b585cea2221377eb2fceea8976c46a17c0034f51

Don't use the exact same name as a system header #define

--HG--
extra : convert_revision : 099e380395fc1fdaef993b019d3d4e596e8076c2

add a sparc fs regression

src/dev/sparc/iob.cc:
    don't warn on cpu restart/idle/halt stuff
tests/SConscript:
    add sparc target in test Sconscript
util/regress:
    Add SPARC_FS target in regress

--HG--
extra : convert_revision : 37fa21700ec4c350d87ca9723bc3359feb81c50a

Merge zizzer:/bk/newmem
into  zeep.pool:/z/saidi/work/m5.newmem

--HG--
extra : convert_revision : fd6464c9883783c7c2cbefba317f4a0f20dd24cb

Add Iob and remove the fake device

configs/common/FSConfig.py:
    add an attachOnChipIO to force people to think about where "onchip" i/o should be connected in their hierarchy

--HG--
extra : convert_revision : cf79a9a00760b7daf28063f407a04bd38b956843

Implement Niagara I/O interface and rework interrupts

configs/common/FSConfig.py:
    Use binaries we've compiled instead of the ones that come with Legion
src/arch/alpha/interrupts.hh:
    get rid of post(int int_type) and add a get_vec function that gets the interrupt vector for an interrupt number
src/arch/sparc/asi.cc:
    Add AsiIsInterrupt() to AsiIsMmu()
src/arch/sparc/faults.cc:
src/arch/sparc/faults.hh:
    Add InterruptVector type
src/arch/sparc/interrupts.hh:
    rework interrupts. They are no longer cleared when created... A I/O or ASI read/write needs to happen before they are cleared
src/arch/sparc/isa_traits.hh:
    Add the "interrupt" trap types to isa traits
src/arch/sparc/miscregfile.cc:
    add names for all the misc registers and possible post an interrupt when TL is changed.
src/arch/sparc/miscregfile.hh:
    Add a helper function to post an interrupt when pil < some set softint
src/arch/sparc/regfile.cc:
src/arch/sparc/regfile.hh:
    InterruptLevel shouldn't really live here, moved to interrupt.hh
src/arch/sparc/tlb.cc:
    Add interrupt ASIs to TLB
src/arch/sparc/ua2005.cc:
    Add checkSoftInt to check if a softint needs to be posted
    Check that a tickCompare isn't scheduled before scheduling one
    Post and clear interrupts on queue writes and what not
src/base/bitfield.hh:
    Add an helper function to return the msb that is set
src/cpu/base.cc:
src/cpu/base.hh:
    get rid of post_interrupt(type) since it's no longer needed.. Add a way to see what interrupts are pending
src/cpu/intr_control.cc:
src/cpu/intr_control.hh:
src/dev/alpha/tsunami_cchip.cc:
src/python/m5/objects/IntrControl.py:
    Make IntrControl have a system pointer rather than using a cpu pointer to get one
src/dev/sparc/SConscript:
    add iob to SConsscrip
tests/quick/10.linux-boot/ref/alpha/linux/tsunami-simple-atomic-dual/config.ini:
tests/quick/10.linux-boot/ref/alpha/linux/tsunami-simple-atomic-dual/config.out:
tests/quick/10.linux-boot/ref/alpha/linux/tsunami-simple-atomic/config.ini:
tests/quick/10.linux-boot/ref/alpha/linux/tsunami-simple-atomic/config.out:
tests/quick/10.linux-boot/ref/alpha/linux/tsunami-simple-timing-dual/config.ini:
tests/quick/10.linux-boot/ref/alpha/linux/tsunami-simple-timing-dual/config.out:
tests/quick/10.linux-boot/ref/alpha/linux/tsunami-simple-timing/config.ini:
tests/quick/10.linux-boot/ref/alpha/linux/tsunami-simple-timing/config.out:
tests/quick/80.netperf-stream/ref/alpha/linux/twosys-tsunami-simple-atomic/config.ini:
tests/quick/80.netperf-stream/ref/alpha/linux/twosys-tsunami-simple-atomic/config.out:
    update config.ini/out for intrcntrl not having a cpu pointer anymore

--HG--
extra : convert_revision : 38614f6b9ffc8f3c93949a94ff04b7d2987168dd

include signal.h

--HG--
extra : convert_revision : 9b5ad2704dfd63a1aa8ad0e4275fd0e3a7d32d6d

Filled in with basic x86 stuff. Some things are missing, wrong, or nonsensical for x86.

--HG--
extra : convert_revision : 2f7845db6d65b353985b474f7012cfbbaece6a39

Filled in with basic x86 information. Some things are missing, wrong, or non-sensical in x86.

--HG--
extra : convert_revision : bba78db3667e214c95bb127872d3fdf546619703

Add build hooks for x86.

--HG--
extra : convert_revision : 438eb74f14e6ea60bab5012110f3946c9213786e

Merge zizzer.eecs.umich.edu:/bk/newmem
into  iceaxe.int.chaotic.net:/Users/nate/work/m5/outgoing

--HG--
extra : convert_revision : b3d48721ead389fa807c0d5392039d4fc71a252e

Do the default argument stuff in python

--HG--
extra : convert_revision : 235f85e611a669401c6ddfbdf14244e80eb55888

Merge zizzer.eecs.umich.edu:/bk/newmem
into  ahchoo.blinky.homelinux.org:/home/gblack/m5/newmem-sparc32

--HG--
extra : convert_revision : bbd0def502e423e64e2c4f6415a4b043b60c7f90

Factor code out of main.cc and main.i into a bunch of files
so things are organized in a more sensible manner.  Take apart
finalInit and expose the individual functions which are now
called from python.  Make checkpointing a bit easier to use.

--HG--
extra : convert_revision : f470ddabbb47103e7b4734ef753c40089f2dcd9d

Implement the _llseek syscall. It's Linux only, so we'll actually use the lseek syscall.

--HG--
extra : convert_revision : cccfd5efddbba527c6fb4e07ad2ab235a2670918

Fix some issues with 32 bit processes.

--HG--
extra : convert_revision : b01b38bbf185f2279134db4976a9bdb3e381a670

Keep around which input set was used for a benchmark, and make vortex work with SPARC.

--HG--
extra : convert_revision : c891435a31e81fb8294484aedf340c0c96c8afa2

Merge zizzer.eecs.umich.edu:/bk/newmem
into  ahchoo.blinky.homelinux.org:/home/gblack/m5/newmem

--HG--
extra : convert_revision : dcb1fc0c6252fb96a956640c6d7995679da725e5

make ldtw(a) -- Twin 32 bit load work correctly -- by doing it the same way as the twin 64 bit loads

src/arch/isa_parser.py:
src/arch/sparc/isa/decoder.isa:
src/arch/sparc/isa/operands.isa:
src/base/bigint.hh:
src/cpu/simple/atomic.cc:
src/cpu/simple/timing.cc:
src/mem/packet_access.hh:
    make ldtw(a) Twin 32 bit load work correctly

--HG--
extra : convert_revision : 2646b269d58cc1774e896065875a56cf5e313b42

Forgot to commit this new file last earlier.

--HG--
extra : convert_revision : f2d80ae551b7e29426141d5c9fe355b43a0b9c7d

Make the m5 psuedo instructions use the BasicOperate format

--HG--
extra : convert_revision : f02da702ab9b99da124fac7e10a07386b04f3a0f

Merge zizzer.eecs.umich.edu:/bk/newmem
into  ahchoo.blinky.homelinux.org:/home/gblack/m5/newmem-sparc32

--HG--
extra : convert_revision : 88d1401f6e6b7c82344abef2c81b3c22bf6a0499

Make trap instructions always generate TrapInstruction Fault objects which call into the Process object to handle system calls. Refactored the Process objects, and move the handler code into it's own file, and add some syscalls which are used in a natively compiled hello world. Software traps with trap number 3 (not syscall number 3) are supposed to cause the register windows to be flushed but are ignored right now. Finally, made uname for SPARC report a 2.6.12 kernel which is what m22-018.pool happens to be running.

--HG--
extra : convert_revision : ea873f01c62234c0542f310cc143c6a7c76ade94

The "hostname" variable isn't used in the process classes. It should be removed from the other ones as well.

--HG--
extra : convert_revision : 0c07534de42d6c32ac26d9e43709111e3ab30d57

Fix issue with twolf where the presence or absence of two files, smred.sav or smred.sv2, would affect the outcome of the program. These names are based on the input file names which are in turn based on the input set selected. There may be more files like this generated for larger input sets, for example "mdred.sv3"

--HG--
extra : convert_revision : f4f1d3fd0fb28468b0ee507aaadf3c14aa9cf924

Merge zizzer.eecs.umich.edu:/bk/newmem
into  ahchoo.blinky.homelinux.org:/home/gblack/m5/newmem

--HG--
extra : convert_revision : 7e8c3572ede7d93910fc3e2a2e76d9a38b1f4243

Merge zizzer:/bk/newmem
into  zeep.pool:/z/saidi/work/m5.newmem

--HG--
extra : convert_revision : a4f80ce975a23ba9858e6bf2dbbfed8897dd1810

make m5 readfile work on solaris... we can have a solaris regression soon!

src/arch/sparc/isa/decoder.isa:
    add readfile and break to sparc decoder
src/arch/sparc/isa/operands.isa:
    fix O0-O5 operands registers
util/m5/Makefile.sparc:
    Make sparc makefile compile a 64bit binary
util/m5/m5.c:
    readfile was in here twice, once will be sufficient I think
util/m5/m5op_sparc.S:
    implement readfile and debugbreak

--HG--
extra : convert_revision : 139b3f480ee6342b37b5642e072c8486d91a3944

Merge zizzer.eecs.umich.edu:/bk/newmem
into  ahchoo.blinky.homelinux.org:/home/gblack/m5/newmem

--HG--
extra : convert_revision : e0eb0240848698496bd55093a313eb2e0f512ebc

Ali and I both made the same change and we only need it once. I liked mine a little better.

--HG--
extra : convert_revision : 3a1b7856e6143ca089fd6e36492608377dfede19

Merge zizzer.eecs.umich.edu:/bk/newmem
into  ahchoo.blinky.homelinux.org:/home/gblack/m5/newmem-sparc32

--HG--
extra : convert_revision : a7697ea8457a03318e3fcf34775bf3ecc4786e8a

Merge zizzer:/bk/newmem
into  pb15.local:/Users/ali/work/m5.newmem

--HG--
extra : convert_revision : 887b278dac6db5ea17ade641de84d0ab8b05db96

Merge zizzer.eecs.umich.edu:/bk/newmem
into  ahchoo.blinky.homelinux.org:/home/gblack/m5/newmem-sparc32

--HG--
extra : convert_revision : 70dcd9d1d669c1c619411389487b7910861550e3

Make the m5 pseudo instructions only work in FS. Also, make sure any undefined opcodes in impdep2 (which in SE is all of them) trap with an illegal_instruction exception.

--HG--
extra : convert_revision : dd7848d0685e4cc6f5fd5e3b846a3f70b62ee30a

Make it easier to turn off the remote debugger

--HG--
extra : convert_revision : d88784736df5f9b498770fb7e98f52715669c0e1

Merge zizzer:/bk/newmem
into  pb15.local:/Users/ali/work/m5.newmem

--HG--
extra : convert_revision : e0057583132ce545eb1867b446484e8984b97282

Get rid of the ConsoleListener SimObject and just fold the
relevant code directly into the SimConsole object.  Now,
you can easily turn off the listen port by just specifying
0 as the port.

--HG--
extra : convert_revision : c8937fa45b429d8a0728e6c720a599e38972aaf0

fix se compiling oops

--HG--
extra : convert_revision : ce7ac94da0ed6bad457a8a9e4c949b0c3b09c2ae

Make sure that all variables in the NSGigE device model are
initialized.

--HG--
extra : convert_revision : b4b156ed8e3c0c4c4f8043ff86dc232ebad38668

Make comments refer to ticks not cycles

--HG--
extra : convert_revision : 4970a76890a3256073423a827dd0c55cfcb19a08

Merge zizzer:/bk/newmem
into  zeep.pool:/z/saidi/work/m5.newmem

--HG--
extra : convert_revision : 4105ebbeca59206bece27f229ee810d594fb4310

add pseduo instruction support for sparc

util/m5/Makefile.alpha:
    Clean up to make it a bit easier to muck with
util/m5/Makefile.alpha:
    Make the makefile more reasonable
util/m5/Makefile.alpha:
    Remove authors from copyright.
util/m5/Makefile.alpha:
    Updated Authors from bk prs info
util/m5/Makefile.alpha:
    bk cp Makefile Makefile.alpha
src/arch/sparc/tlb.cc:
    Clean up the cache code a little bit and make sure the uncacbale bit is set when appropriate
src/arch/alpha/isa/decoder.isa:
src/sim/pseudo_inst.cc:
src/sim/pseudo_inst.hh:
    Rename AlphaPseudo -> PseudoInst since it's all generic
src/arch/sparc/isa/bitfields.isa:
src/arch/sparc/isa/decoder.isa:
src/arch/sparc/isa/includes.isa:
src/arch/sparc/isa/operands.isa:
    Add support for pseudo instructions in sparc
util/m5/Makefile.alpha:
util/m5/Makefile.sparc:
    split off alpha make file and sparc make file for m5 app
util/m5/m5.c:
    ivle and ivlb aren't used anymore
util/m5/m5op.h:
    stdint seems like a more generic better fit here
util/m5/m5op_alpha.S:
    move the op ids into their own header file since we can share them between sparc and alpha

--HG--
rename : util/m5/Makefile => util/m5/Makefile.sparc
rename : util/m5/m5op.S => util/m5/m5op_alpha.S
extra : convert_revision : 490ba2e8b8bc6e28bfc009cedec6b686b28e7834

Fix compile issues on gcc 4.1.x related to namespaces.
This basically involves moving the builder code outside of any
namespace.  While we're at it, move a few braces outside of
a couple #if/#else/#endif blocks so it's easier to match up
the braces.

--HG--
extra : convert_revision : a7834532aadc63b0e0ff988dd5745049e02e6312

Fix tracing so it starts right away if --trace-start is not
specified.

--HG--
extra : convert_revision : 49c1ea0b8c313949124aed84b1055db0b3c55bd8

Merge zizzer.eecs.umich.edu:/bk/newmem
into  ahchoo.blinky.homelinux.org:/home/gblack/m5/newmem

--HG--
extra : convert_revision : bab45577db1967de1dd88ec9b228f106a4ab7479

Automatically generate m5/internal/__init__.py and swig/init.cc
based on the swig modules that we have

--HG--
extra : convert_revision : 2fd12db39d46608a62b9df36c2b36189f1d2bc30

Fix majory brokenness in my previous MySQL commit, basically
this is just a shuffling around of code and fixes to make
stuff commit properly

--HG--
extra : convert_revision : a057f7fe4962cfc6200781ff66d2c26bf9c6eb8c

#include needed for compile

--HG--
extra : convert_revision : fda9ab0d04f77f27810018a8639d6ea8abb59326

Merge zizzer.eecs.umich.edu:/bk/newmem
into  ahchoo.blinky.homelinux.org:/home/gblack/m5/newmem

tests/long/30.eon/ref/alpha/linux/simple-timing/m5stats.txt:
    "Hand merge" that just used the local file.

--HG--
extra : convert_revision : 24c7fa192094958be5a9d17c3461f3328079fd3b

Update 50.vortex simple-timing for 8k blk_size

--HG--
extra : convert_revision : 73f8c4f8f6da901021ea38e5ac053d905454a3ff

Update 50.vortex simple-atomic for 8k blk_size

--HG--
extra : convert_revision : 82a131bf16b856dadf62a678ce74350079433692

Update 40.perlbmk simple-timing for 8k blk_size

--HG--
extra : convert_revision : 461751061dc5db076f11e9c3b37da25cc47c583e

Update 40.perlbmk simple-atomic for 8k blk_size

--HG--
extra : convert_revision : 135274a64ead4962faa4f34b2df4e9de453cbe7f

Update 30.eon simple-timing for 8k blk_size. It's strange this is necessary because simple-atomic doesn't seem affected.

--HG--
extra : convert_revision : 6a8c77f0ca76eb06ac7eb5216af6adba3759c4c7

Merge zizzer:/bk/newmem
into  zeep.pool:/z/saidi/work/m5.newmem

--HG--
extra : convert_revision : 10d4dc08411c7a433a7194e94f69ca1d639a1ce7

implement vtophys and 32bit gdb support

src/arch/alpha/vtophys.cc:
src/arch/alpha/vtophys.hh:
src/arch/sparc/arguments.hh:
    move Copy* to vport since it's generic for all the ISAs
src/arch/sparc/isa_traits.hh:
    the Solaris kernel sets up a virtual-> real mapping for all memory starting at SegKPMBase
src/arch/sparc/pagetable.hh:
    add a class for getting bits out of the TteTag
src/arch/sparc/remote_gdb.cc:
    add 32bit support kinda.... If its 32 bit
src/arch/sparc/remote_gdb.hh:
    Add 32bit register offsets too.
src/arch/sparc/tlb.cc:
    cleanup generation of tsb pointers
src/arch/sparc/tlb.hh:
    add function to return tsb pointers for an address
    make lookup public so vtophys can use it
src/arch/sparc/vtophys.cc:
src/arch/sparc/vtophys.hh:
    write vtophys for sparc
src/base/bitfield.hh:
    return a mask of bits first->last
src/mem/vport.cc:
src/mem/vport.hh:
    move Copy* here since it's ISA generic

--HG--
extra : convert_revision : c42c331e396c0d51a2789029d8e232fe66995d0f