soc/cores/cpu: add riscv64-linux toolchain support for risc-v cpus.

Toolchain can be downloaded from https://toolchains.bootlin.com/

targets: sync with litex-boards

build/altera/quartus: allow multiple call of add_period_constraint if constraint is similar.

Similar to the changes already applied to Xilinx backend.

Merge pull request #337 from gregdavill/spi-flash

soc/cores/spi_flash: Don't tristate DQ2/DQ3 when bitbanging

soc/cores/spi_flash: Don't tristate DQ2/DQ3 when bitbanging

platforms/minispartan6: rename sd to sdcard and regroup data lines

platforms/nexys4ddr: add sdcard pins

build/lattice/trellis: use a single fonction to parse device

Merge pull request #336 from kbeckmann/trellis-speed

trellis: Pass speed argument to nextpnr

trellis: Pass speed grade argument to nextpnr

Merge pull request #331 from betrusted-io/xadc_mods

WIP: add support for DRP on XADC

soc/cores/xadc: define analog_layout and simplify analog_pads connections

bring back analog_pads specifier, remove reset conditions on VP

For the "P" side of the analog channels, actually, connecting
a digital line to them has "no meaning". The docs say that
either you connect an analog pin to a pad, or vivado "ties it off
appropriately". I wish it were the case that tying a pin to 0 or 1
would actually connect it to a power or ground, because it means
that even in unipolar mode you have to burn two pins to break out
the signal of interest *and* the ground reference analog pad
(I thought I could just connect it to "0" and the pin would be
grounded, but that doesn't happen -- it's just ignored if it's
not wired to a pad).

For the pad specifier, is it OK to leave it with an optional
argument of analog_pads=None? I tried assigning to the
self.analog property after instantiation, but this doesn't
seem to work, the default values are preferred. It looks like
if you don't want to do the analog_pads= optional argument
the other way to do it would be to add code on the instiating
module that tampers with the properties of the instance directly,
but I think that's sort of ugly.

Also, I noticed you stripped out the layout specifier for
the analog_pads. I thought it would be nice to provide that
in the file, so the caller doesn't have to infer what the
pad layout is by reading the code...what's the motivation for
removing that?

cpu/minerva: fix variant syntax warning

soc/core/xadc: cleanup, simplify and add expose_drp method - keep CSR ordering with older version, requested for software compatibility. - always enable analog capability (user will just not use it if not needed). - add expose_drp method (similar to clock.py) for cases where DRP is needed.

Merge pull request #332 from gsomlo/gls-csr-mem-sel

interconnect/csr_bus/SRAM: allow 64-bit alignment (on 64-bit CPUs)

interconnect/csr_bus/SRAM: allow 64-bit alignment (on 64-bit CPUs)

Similarly to how CSRBank subregisters are aligned to the CPU word
width (see commit f4770219f), ensure SRAM word_bits are also aligned
to the CPU word width.

Additionally, fix the MMPTR() macro to access CSR subregisters as
CPU word (unsigned long) sized slices.

This fixes the functionality of the 'ident' bios command on 64-bit
CPUs (e.g., Rocket).

Signed-off-by: Gabriel Somlo <gsomlo@gmail.com>

fix a couple bugs in the DRP readout path

I'm now getting data out via DRP. Still some TODOs, but
progress.

add support for DRP on XADC

The design is backward-compatible in functionality for users
who don't want to use DRP. That is, on power on, the XADC will
scan the supply and temperature and store them in CSRs.

If drp_enable is set, the scanning stops, and the XADC is now
controlled by the DRP bus.

Wher drp_enable is reset, the XADC may return to an auto-sample
mode, but only if the internal registers are configured to do this.
If you return to drp_enable without, for example, turning on
the continuous sequence and setting which channels to check,
the results will be unpredictable (mostly either it'll scan just
once and stop, or it'll not scan all the channels, depending on
the register settings).

At this point, the backward compatibility was confirmed in testing,
the DRP API is still a work in progress as the application this
is being developed for needs to support fun stuff like real time
sampling of signals to a buffer.

Down the road, this block may have to be modified again to support an
output FIFO, so we're not railing the CPU trying to do real time
sampling of ADC data. This will probably be added as a True/False flag
of some sort in the parameter list, because the FIFO will be expensive
as far as BRAM goes to implement and applications that don't need the
FIFO buffer can probably use that BRAM for better things.

cpu/microwatt: reorder sources, add comments

build/lattice/icestorm: increase similarities with trellis.

soc/integration/soc_core/SoCController: specify initial reset value of scratch register in description

soc/integration/soc_core/SoCController: rephrase CSR descriptions a bit

Merge pull request #330 from xobs/document-ctrl-timer0

Document CTRL and fix TIMER0 Documentation

cores: timer: clean up wording for timer documentation

This fixes some formatting errors with the timer documentation, such as
the lack of a space between the first and second sentences.  It also
fixes some grammar for documentation of various fields.

Signed-off-by: Sean Cross <sean@xobs.io>

soc_core: ctrl: document registers

This adds a small amount of documentation to the three registers present
inside the `CTRL` module.

Signed-off-by: Sean Cross <sean@xobs.io>

cores: timer: fix documentation formatting

The ReStructured Text used was not properly formatted, resulting in
confusing and broken output.  This corrects the output and lets it
format correctly when using sphinx.

Signed-off-by: Sean Cross <sean@xobs.io>

soc/cores/clock: also allow margin=0 on iCE40PLL and ECP5PLL

Merge pull request #328 from betrusted-io/precise_clocks

add the possibility for a "precise" clock solution

add the possibility for a "precise" clock solution

If clocks and multipliers are planned well, we can have
a zero-error solution for clocks. Suggest to change < to <= in
margin comparison loop, so that a "perfect" solution is allowed
to converge.

build/microsemi/libero_soc: update add_period_constraint behavior when clock is already constrainted.

build/xilinx/vivado: update add_period_constraint behavior when clock is already constrainted.

build/lattice/icestorm/add_period_constraint: improve

- store period in ns.
- pass clocks to_build_pre_pack and do the convertion to MHz there.
- improve error message.

soc/integration/builder: avoid try/except on LiteDRAM import, just check if SoC has an sdram and do the import if so

Merge pull request #327 from zakgi/master

moving RAM offsets outside of CSR_ETHMAC define

Allow specifying the same clock constraint multiple times.

(As long as the clock values actually match.)

Allow LiteX builder to be used without LiteDRAM.

Improve the invalid CPU type error message.

build/xilinx/programmer: fix vivado_cmd when settings are sourced manually.

moving RAM offsets outside of CSR_ETHMAC define

Merge pull request #321 from gsomlo/gls-rocket-aximem-wide

cpu/rocket: variants with double (128b) and quad (256b) wide mem_axi

Merge pull request #319 from DurandA/feature-integer-attributes

Add integer attributes

cpu/rocket: variants with double (128b) and quad (256b) wide mem_axi

Various development boards' LiteDRAM ports may have native data
widths of either 64 (nexys4ddr), 128 (versa5g), or 256 (trellis)
bits. Add Rocket variants configured with mem_axi ports of matching
data widths, so that a point to point connection between the CPU's
memory port and LiteDRAM can be accomplished without any additional
data width conversion gateware.

Signed-off-by: Gabriel Somlo <gsomlo@gmail.com>

Merge pull request #320 from gsomlo/gls-touch-up

Misc. Rocket and CSR cleanup

soc_core: csr_alignment assertions

Enforce the condition that csr_alignment be either 32 or 64 when
requested explicitly when initializing SoCCore().

Additionally, if a CPU is specified, enforce that csr_alignment be
equal to the native CPU word size (currently either 32 or 64), and
warn the caller if an alignment value *higher* than the CPU native
word size was explicitly requested.

In conclusion, if a CPU is specified, then csr_alignment should be
assumed to equal 8*sizeof(unsigned long).

Signed-off-by: Gabriel Somlo <gsomlo@gmail.com>

cpu/rocket: access PLIC registers via pointer dereference

Since the PLIC is internal to Rocket, access its registers
directly via pointer dereference, rather than through the
LiteX CSR Bus accessors (which assume subregister slicing,
and are therefore inappropriate for registers NOT accessed
over the LiteX CSR Bus).

Signed-off-by: Gabriel Somlo <gsomlo@gmail.com>

cpu/microwatt: add initial software support

Add integer attributes

Revert "gen/fhdl/verilog: allow single element verilog inline attribute"

This reverts commit b845755995a8517d8e0ffa86156fb5577201f7d4.

cpu/microwatt: add submodule

cpu/microwatt: set csr to 0xc0000000 (IO region)

cpu/microwatt: fix add_source/add_sources

soc/cores/pwm: remove debug print(n)

platforms/netv2: add xc7a100t support

platforms/minispartan6: add assert on available devices

cpu/microwatt: simplify add_sources

cpu/microwatt: add io_regions and gcc_flags

cpu/microwatt: update copyright

cpu/microwatt: drive stall signal (no burst support)

soc/cores/pwm: add clock_domain support

build/xilinx/XilinxMultiRegImpl: fix n=0 case

build/xilinx/ise: cleanup/simplify pass, remove mist support (not aware of anyone using it)

soc/cores/cpu: add initial Microwatt gateware support

Implementation tested on arty:
cd litex/soc/cores/cpu/microwatt
git clone https://github.com/antonblanchard/microwatt
mv microwatt sources

cd litex/boards/targets
./arty --cpu-type=microwatt --no-compile-gateware

soc/cores/cpu/minerva: add self.reset to i_rst

Merge pull request #315 from gsomlo/gls-csr-assert

soc_core: additional CSR safety assertions

soc_core: additional CSR safety assertions

Since csr_data_width=64 has probably never worked properly, remove
it as one of the possible options (to be fixed and re-added later).
Add csr_data_width=16, which has been tested and does work.

Additionally, ensure csr_data_width <= csr_alignment (we should not
attempt to create (sub)registers larger than the CPU's native word
size or XLen).

Signed-off-by: Gabriel Somlo <gsomlo@gmail.com>

soc_core: remove static 16MB csr region allocation (use csr_address_width to allocate the correct size)

soc_core: add sort of CSR regions by origin (allow csr.h/csr.csv to be ordered by origin)

cores/8b10b: use real Memory for 6b5b table (to improve timings on ECP5)

build/xilinx/vivado: move build_script generation

build/xilinx/vivado: cleanup/simplify

build/lattice/icestorm: cleanup/simplify (and remove arachne-pnr support)

build/xilinx/common/platform/programmer: cleanup pass

boards: add Lambdaconcept's PCIe Screamer (R02)

targets/versa_ecp5: fix compilation with diamond

boards/targets: keep attributes are no longer needed since automatically added when applying constraints to signals.

build: automatically add keep attribute to signals with timing constraints.

Avoid having to specify it manually or eventually forget to do it and have a constraints that is not applied correctly.

build/altera/quartus: allow adding period constraints on nets and add optional additional sdc/qsf commands

Additional sdc/qsf commands can be added from the design like:
platform.sdc_additional_commands.append("create_clock ...")
platform.sdc_additional_commands.append("set_false_path ...")

build/lattice/trellis: nextpnr now handle LPF timing constraints and multiple clock domains, freq_constraint is no longer needed.

build/lattice: cleanup/simplify (no functional changes)

icestorm still need to be cleaned up

build/lattice: cleanup/simplify

build/microsemi: cleanup/simplify (no functional change)

build/altera: cleanup/simplify (no functional change)

Altera build backend was a bit messy and needed some cleanup to ease future maintenance and new features.

Merge pull request #313 from mmicko/yosys_ise_flow_fix

Yosys - ISE flow fix

build/xilinx/vivado: use VHDL 2008 as default

targets/nexys4ddr: remove MEMTEST_ADDR_SIZE limitation (no longer needed)

targets/netv2: switch to MVP DDR3 (K4B2G1646F instead of MT41J128M16)

targets: uniformize, improve presentation

README: fix LitePCIe Travis-CI link

soc/interconnect/csr: add fields support for CSRStorage's write simulation method

soc/cores/gpio: add GPIO Tristate

setup.py: update long_description

README.md: use litex logo

README: switch to Markdown

Merge pull request #311 from kbeckmann/trellis_cabga256

trellis: Support the CABGA256 package

trellis: Support the CABGA256 package

Properly select family for those currently supported

Integrate with latest yosys changes

Merge pull request #310 from xobs/spi-flash-mode3-doc

spi_flash: correct documentation on SPI mode

spi_flash: correct documentation on SPI mode

The SPI mode is actually mode3, since the output value is updated on the
falling edge of CLK and the input value is updated on the rising edge.

This also clarifies some of the documentation based on experience with
the core.

Signed-off-by: Sean Cross <sean@xobs.io>