* gas/mn10300/basic.exp: Check opcode insertion for
        extended instructions.
        * gas/mn10300/extend.s: Tweak constants for better
        testsuite coverage.

    * mn10300-opc.c (mn10300_opcodes): Use DN01 for putx and
        getx operand.  Fix opcode for mulqu imm,dn.
Fix bugs exposed by gas testsuite (extended instructions).

    * gas/mn10300/basic.exp: Test insertion of operands
        into call and jmp instructions with 32bit offsets.
        Fix typo in bit test patterns.
        * gas/mn10300/other.s: Tweak constants to improve
        testsuite coverage.

    * config/tc-mn10300.c (mn10300_insert_operand): MN10300_OPERAND_SPLIT
        operands are assumed to be 32bits.  Use "bits" field to hold the
        number of bits in the main instruction word for MN10300_OPERAND_SPLIT.
        (mn10300_check_operand): MN10300_OPERAND_SPLIT operands are assumed
        to be 32bits.

    * mn10300-opc.c (mn10300_operands): Hijack "bits" field
        in MN10300_OPERAND_SPLIT operands for how many bits
        appear in the basic insn word.  Add IMM32_HIGH24,
        IMM32_HIGH24_LOWSHIFT8, IMM8E_SHIFT8.
        (mn10300_opcodes): Use new operands as needed.
Support for everything in the basic instruction manual (yippie!)

    * gas/mn10300/basic.exp: Test insertion of 32bit operand
        in calls, btst, bclr & bset instructions.

    * config/tc-mn10300.c (mn10300_insert_operand): Shift low part
        of a MN10300_OPERAND_SPLIT operand by operand->shift.
For bset, bclr & btst.

    * mn10300-opc.c (mn10300_operands): Add IMM32_LOWSHIFT8
        for bset, bclr, btst instructions.
        (mn10300_opcodes): Use new IMM32_LOWSHIFT8 as needed.
For btst, bclr & bset.

    * gas/mn10300/*.s: Tweak constants in 32bit insns for
        better testing coverage.
        * gas/mn10300/basic.exp: Test insertion of most 32bit
        operands.

    * config/tc-mn10300.c (mn10300_insert_operand): Handle
        MN10300_OPERAND_SPLIT.
For handling of 32bit operands.

    * mn10300-opc.c (mn10300_operands): Remove many redundant
        operands.  Update opcode table as appropriate.
        (IMM32): Add MN10300_OPERAND_SPLIT flag.
        (mn10300_opcodes): Fix single bit error in mov imm32,dn insn.
Cleaning up a little.
Attempting to insert most 32bit operands.
And a bug found by assembler testsuite.

    * gas/mn10300/basic.exp: Check bit patterns for indexed mov,
        movbu, movhu instructions.  Check bit patterns for more bit
        operations.  Check bit patterns for various 16bit call, retf
        and ret instructions.
        * gas/mn10300/other.s: Update operands for better test coverage.
Improving testsuite coverage.

    * config/tc-mn10300.c (md_assemble): Insert operands into
        the extension part of the instruction if necessary.
        (mn10300_insert_operand): Accept pointer to extension word
        argument.  Make insn a pointer argument too.  Return type
        is now void.  All callers changed.
So we can correct insert operands into any instruction except those
which have 32bit operands.

    * mn10300-opc.c (mn10300_operands): Add DN2, DM2, AN2, AM2
        operands (for indexed load/stores).  Fix bitpos for DI
        operand.  Add SN8N_SHIFT8, IMM8_SHIFT8, and D16_SHIFT for the
        few instructions that insert immediates/displacements in the
        middle of the instruction.  Add IMM8E for 8 bit immediate in
        the extended part of an instruction.
        (mn10300_operands): Use new opcodes as appropriate.
Opcode table changes so we can correctly insert everything except
32bit operands.

    * mn10300.h (MN10300_OPERAND_EXTENDED): Define.
[ For operands inserted into the extended part of the opcode. ]

Tue Nov  5 10:44:23 1996  Michael Snyder  <msnyder@cleaver.cygnus.com>

        * gdb.base/[bitfields.exp crossload.exp funcargs.exp interrupt.exp
                    list.exp scope.exp watchpoint.exp]
          Make all timeout error msgs explicitly say "(timeout)".

        * config/monitor.exp: Increase download timeout to 1000 seconds.
        * config/m32r.exp: Increase timeout to 120 seconds.

Tue Nov  5 10:21:02 1996  Michael Snyder  <msnyder@cleaver.cygnus.com>

        * m32r-tdep.c: Improved frame_chain and fn prologue analysis.
        * config/tm-m32r.h: Add framesize and register to extra_frame_info.

Tue Nov  5 10:30:51 1996  Martin M. Hunt  <hunt@pizza.cygnus.com>

* d10v-opc.c (d10v_opcodes): Declare the trap instruction
  sequential so the assembler never parallelizes it with
other instructions.

* mswin/gdbwin.h:  Remove bogus definition of CORE_ADDR.
* mswin/srcwin.cpp (CSrcScroll1::CSrcScroll1):  Initialize depth
to fix divide-by-zero problem with clicking on source window.

* mswin/recordit:  Fix problem with absolute paths.

Fix problems introduced in last change (two "Do-first" lines).

    * gas/mn10300/basic.exp: Check bit patterns for a
        couple more mov and cmp instructions.

    * config/tc-mn10300.c (mn10300_insert_operand): Handle
        repeated register operands.
For mov imm8,dn
    mov imm8,an
    cmp imm8,dn
    cmp imm8,an

The register appears twice in the bit pattern...  Egad.

    * mn10300.h (MN10300_OPERAND_REPEATED): Define.
Matsushita.

    * mn10300-opc.c (mn10300_operands): Add DN01 and AN01 for
        a data/address register that appears in register field 0
        and register field 1.
        (mn10300_opcodes): Use DN01 and AN01 for mov/cmp imm8,DN/AN

Hacking Matsushita again.  Yippie!

* mswin/recordit:  Fix problem with relative paths.

* configure.in (*-*-windows):  Exclude everything but those dirs
needed to build windows.

* mswin/{Makefile.in configure configure.in}:  New files for
configuring wingdb under Unix.

* gdb.c++/classes.exp: Modify to handle current gcc C++ member ordering
and accept older ordering as obsolescent gcc or gdb.
* gdb.c++/templates.exp: Ditto.
* gdb.c++/virtfunc.exp: Ditto.

* irix5-nat.c, osfsolib.c, solib.c (symbol_add_stub):  Handle
missing or zero-sized .text sections properly.
* mdebugread.c:  Handle scRConst and scSUndefined storage classes.
* stabsread.c (scan_file_globals):  Try to resolve symbols
for shared libraries from the minimal symbol table of the main
executable first.

Fri Nov  1 13:59:28 1996  Martin M. Hunt  <hunt@pizza.cygnus.com>

* tm-d10v.h:  Major fixes to support
inferior function calls and proper stack backtracing on D10V-EVA
board.

Fri Nov  1 13:59:28 1996  Martin M. Hunt  <hunt@pizza.cygnus.com>

* d10v-tdep.c, config/d10v/tm-d10v.h:  Major fixes to support
inferior function calls and proper stack backtracing on D10V-EVA
board.

* binutils.texi: Add section on reporting bugs.

* gdb.base/coremaker.c: Add code to mmap some data so we
can check that it ends up in the core file.
* gdb.base/corefile.exp: Add test to read mmapped data
from core file.

* ld.texinfo: Add section on reporting bugs.

* doc/as.texinfo: Added section on reporting bugs.

add missing d10v sanitization

* config/tc-alpha.c: Change uses of void * to PTR.  Change the
alpha_macro emit field to expect a const argument, and change the
arg field to be const.  Fix some spacing to follow the GNU
standard.

Fri Nov  1 10:32:03 1996  Richard Henderson  <rth@tamu.edu>

* config/tc-alpha.c (md_parse_option): Add knowledge of 21164pc
(pca56) and 21264 (ev6) cpus.
(md_apply_fix): Private relocation types are now negative.
(alpha_force_relocation): Likewise.
(tc_gen_reloc): Likewise.
(emit_insn): Likewise.
(emit_ldXu): Do the right thing when the hardware can do byte insns.
(emit_stX): Likewise.
(emit_sextX): Likewise.

Fri Nov  1 10:31:02 1996  Richard Henderson  <rth@tamu.edu>

* alpha.h: Don't include "bfd.h"; private relocation types are now
  negative to minimize problems with shared libraries.  Organize
  instruction subsets by AMASK extensions and PALcode
  implementation.
(struct alpha_operand): Move flags slot for better packing.

Fri Nov  1 10:29:11 1996  Richard Henderson  <rth@tamu.edu>

* alpha-dis.c (print_insn_alpha): Use new NOPAL mask for
standard disassembly.

* alpha-opc.c (alpha_operands): Rearrange flags slot.
(alpha_opcodes): Add new BWX, CIX, and MAX instructions.
Recategorize PALcode instructions.

* scripttempl/m68kcoff.sc: Make sure the etext and __CTOR_LIST__
symbols are correctly aligned.

Make gdb compile & link cleanly on powerpc-linux

Powerpc-linux now builds the simulator

Thu Oct 31 19:13:55 1996  Martin M. Hunt  <hunt@pizza.cygnus.com>

* interp.c (sim_fetch_register, sim_store_register): Fix bug where
updating the accumulators was overwriting other parts of the global
State variable.

* stabs.c (struct stab_handle): Add bincl_list field.
(parse_stab): Pass value to push_bincl.  Call find_excl for
N_EXCL.
(struct bincl_file): Add hash, file and file_types fields.
(push_bincl): Add hash parameter.  Save it in the new hash field.
Save the file number in the new file field.
(pop_bincl): Put the bincl_file on bincl_list, rather than freeing
it.  Save the file types in the new file_types field.
(find_excl): New static function.
PR 10980.

* ieee.c (ieee_lineno): Don't compare line number addresses to
info->highaddr (undo part of October 28 patch).

Fix sanitization of D10V script template

Thu Oct 31 16:37:17 1996  Michael Snyder  <msnyder@cleaver.cygnus.com>

        * m32r-tdep.c: Improved frame_chain and fn prologue analysis.
        * configure.tgt: Add entry for m32r target.
        * monitor.h:   Add a flag to tell monitor_store_register to use
                        (val, regno) instead of (regno, val).
        * monitor.c:   Make monitor_store_register honor the above flag.
                        Make monitor_exp ignore DC1/DC3 for m32r.
                        Increase buf size in monitor_dump_regs.

* symbols.c (resolve_symbol_value): Improve the error message if
an undefined symbol is used in an expression.

* ansidecl.h (VPARAMS,VA_START): Define.

Fix linux build problem.

(set_expected_cpus): Add m32r.

.Sanitize for config/m32r.

    * scriptempl/v850.sc (zdata): Handle reszdata, romzdata and
        romzbss too.

* doc/internals.texi: Rewrite, and add a lot of documentation.
* doc/Makefile.in (internals.info): New target.

Filter changes for m32r target.

Wed Oct 30 18:19:16 1996  Michael Snyder  <msnyder@cleaver.cygnus.com>

        * config/m32r.exp: New file.

Keep changes, if m32r.

Wed Oct 30 18:14:14 1996  Michael Snyder  <msnyder@cleaver.cygnus.com>

        * m32r-tdep.c, m32r-rom.c: New files.
        * config/m32r/m32r.mt: New file.
        * config/m32r/tm-m32r.h: New file.

Keep new files, modulo m32r.

    * v850-opc.c (v850_opcodes): Add relaxing "jbr".

Fix -t option to work with memory mapping; Print PC in some error messages

    * config/tc-v850.h (tc_fix_adjustable): Don't adjust relocs
        against weak symbols.
Fixing RW failures.

    * simops.c (OP_10007E0): Handle SYS_times and SYS_gettimeofday.
Check it into devo too.

    * simops.c (OP_10007E0): Handle SYS_time.
Check into devo too.

Tue Oct 29 16:56:01 1996  Geoffrey Noer  <noer@cygnus.com>

        * config/i386/xm-cygwin32.h:
        * config/powerpc/xm-cygwin32.h:
        add #define LSEEK_NOT_LINEAR so source lines aren't unexpectedly
        truncated

* Makefile.in (all-target-winsup): Depend on all-target-librx.

Allow bi-endian support in PowerPC

* TODO: Add item suggesting an "info bfd" command.

* elf32-m32r.c (elf_m32r_howto_table, R_M32R_24): Use
complain_overflow_unsigned.

Add access, sigaltstack, sigaction emulations

* gas/mips/*.d: Update for disassembler changes.

add missing end-sanitize-v850

* objdump.c (objdump_print_value): Don't print the empty string
for zero.

* mips-dis.c (_print_insn_mips): Don't print a trailing tab if
there are no operand types.

    * simops.c: Include <sys/stat.h>.
        (OP_10007E0): Handle SYS_stat.
For RW testing.

    * config/tc-v850.c (md_assemble): Don't lose for relaxable
        addresses like .+6.
Fixing more problems with new relaxing code.

Tue Oct 29 12:53:46 1996  Martin M. Hunt  <hunt@pizza.cygnus.com>

* elf32-d10v.c (elf_d10v_howto_table): Don't complain on
overflows for R_D10V_16 and R_D10V_18.

Tue Oct 29 12:48:04 1996  Martin M. Hunt  <hunt@pizza.cygnus.com>

* tm-d10v.h (REGISTER_NAMES): Add imap0,imap1,dmap.
(TARGET_READ_FP,TARGET_WRITE_FP): Define.

Tue Oct 29 12:48:04 1996  Martin M. Hunt  <hunt@pizza.cygnus.com>

* d10v-tdep.c: Snapshot that supports D10V-EVA board.

* config/d10v/tm-d10v.h (REGISTER_NAMES): Add imap0,imap1,dmap.
(TARGET_READ_FP,TARGET_WRITE_FP): Define.

Tue Oct 29 12:33:05 1996  Martin M. Hunt  <hunt@pizza.cygnus.com>

* d10velf.sh: Changes needed for D10V-EVA board.
Set TEXT_START_ADDR to 0x1000000. Set READONLY_START_ADDR to
0x2000000.

Tue Oct 29 12:33:05 1996  Martin M. Hunt  <hunt@pizza.cygnus.com>

* emulparams/d10velf.sh: Changes needed for D10V-EVA board.
Set TEXT_START_ADDR to 0x1000000. Set READONLY_START_ADDR to
0x2000000.

* scripttempl/elfd10v.sc:  Fix calculation of .text.  Change
.stack to start at 0x2007ffe.

Tue Oct 29 12:13:52 1996  Martin M. Hunt  <hunt@pizza.cygnus.com>

* interp.c (sim_size): Now allocates unified memory for imap segments
0,1,2, and 127. Initializes imap0 and imap1 to 0x1000.  Initializes dmap to 0.
(sim_write): Just call xfer_mem().
(sim_read): Just call xfer_mem().
(xfer_mem): New function. Does appropriate memory mapping and copies bytes.
(dmem_addr): New function. Reads dmap register and translates data
  addresses to local addresses.
(pc_addr): New function. Reads imap register and computes local address
corresponding to contents of the PC.
(sim_resume): Change to use pc_addr().
(sim_create_inferior): Change reinitialization code. Also reinitializes
imap[01] and dmap.
(sim_fetch_register): Add fake registers 32,33,34 for imap0, imap1, and dmap.
(sim_store_register): Add fake registers 32,33,34 for imap0, imap1, and dmap.

* simops.c (MEMPTR): Redefine to use dmem_addr().
(OP_5F00): Replace references to STate.imem with dmem_addr().

* d10v-sim.h (State): Remove mem_min and mem_max. Add umem[128].
(RB,SW,RW,SLW,RLW): Redefine to use dmem_addr().
(IMAP0,IMAP1,DMAP,SET_IMAP,SET_IMAP1,SET_DMAP): Define.

    * config/tc-v850.c (md_convert_frag): Make sure we insert the
        fixup at the right address within the frag.

    * config/tc-v850.c (md_convert_frag): Don't set fragP->fr_fix
        to an absolute value, instead increment it as needed.

    * config/tc-v850.h (TC_GENERIC_RELAX_TABLE): Define.
        * config/tc-v850.c: Fix some indention problems.
        (md_relax_table): Define for D9->D99 branch displacement
        relaxing.
        (md_convert_frag): Do something useful instead of aborting.
        (md_estimate_size_before_relax): Likewise.
        (md_assemble): Note if the matching instruction has a relaxable
        operand.  If it does, allocate frag with frag_var and don't
        do any fixups.
So we can do 9bit displacement to 22bit displacement relaxing.

    * v850-opc.c (D9_RELAX): Renamed from D9, all references
        changed.
        (v850_operands): Make sure D22 immediately follows D9_RELAX.

    * v850.h (V850_OPERAND_RELAX): New operand flag.

* ieee.c (ieee_write_section_part): Use LMA rather than VMA.
(do_with_relocs): Likewise.
(do_as_repeat): Likewise.
(copy_expression): Likewise.
PR 10946.

* configure.in:  Exclude mmalloc from i386-windows.

* mswin/genmakes mswin/recordit:  New scripts to generate make
files for MSVC.

* mh-dgux386: New file.  x86 dgux specific flags

handle v850.sc

* configure.tgt (sparclet*-*-aout*): Delete, use sparc*-*-aout*.

add write.c to v850_files

* stabs.c (struct stab_handle): Add function_end field.
(start_stab): Initialize function_end.
(finish_stab): Pass info->function_end to debug_end_function.
(parse_stab): If info->function_end is set, use it as the address
which ends a function.

* ieee.c (ieee_array_type): Remember the correct size.

* ieee.c (ieee_finish_compilation_unit): Permit coalescing ranges
that are up to 0x1000 bytes apart, not just 64.
(ieee_add_bb11_blocks): Don't bother to emit a BB11 that is less
than 0x100 bytes.
(ieee_lineno): Only emit line numbers that are less than
info->highaddr.

revert last change

Mon Oct 28 10:43:45 1996  Martin M. Hunt  <hunt@pizza.cygnus.com>

* read.c (read_a_source_file): New hook md_cleanup().