run-test.sh Move $x at end of line.

Add new tests for Anlogic architecture

Problems/questions:
- memory.ys: ERROR: Failed to import cell gate.mem.0.0.0 (type
EG_LOGIC_DRAM16X4) to SAT database.
Why EG_LOGIC_DRAM16X4, not AL_LOGIC_BRAM?
- Internal cell type $_TBUF_  is present.

Merge branch 'master' of github.com:YosysHQ/yosys

Recognise built-in types (e.g. $_DFF_*)

Merge pull request #1344 from YosysHQ/eddie/ice40_signed_macc

ice40_dsp to allow signed multipliers

Merge pull request #1347 from mmicko/fix_select_error_msg

Fix select command error msg, fixes issue #1081

Merge pull request #1346 from mmicko/fix_ecp5_cells_sim

Fix TRELLIS_FF simulation model

Fix select command error msg, fixes issue #1081

Fix TRELLIS_FF simulation model

ecp5_gsr: Fix typo

Signed-off-by: David Shah <dave@ds0.me>

Missing dep for test_pmgen

Merge pull request #1340 from YosysHQ/eddie/abc_no_clean

abc9 to not call "clean" at end of run (often called outside)

Improve tests/ice40/macc.ys for SB_MAC16

Do not restrict multiplier to unsigned

Merge pull request #1310 from SergeyDegtyar/master

Add new tests for ice40 architecture

Merge pull request #1321 from YosysHQ/eddie/xilinx_srl

xilinx_srl pass for shift register extraction

Format `-pwires`

Merge remote-tracking branch 'origin/master' into eddie/xilinx_srl

macc test fix

Merge pull request #1343 from whitequark/diamond-ffs

Add/update every Diamond FF primitive

ecp5: Add simulation equivalence check for Diamond FF implementations

Signed-off-by: David Shah <dave@ds0.me>

Fix macc test

div_mod test fix

fix div_mod test

ecp5: deduplicate Diamond FD/IFS/OFS/IO primitives.

ecp5: allow (and enable by default) GSR on FD/IFS/OFS primitives.

ecp5: add missing FD primitives.

ecp5: fix CEMUX on IFS/OFS primitives.

Fix test for counter

Merge branch 'master' into master

Add new tests.

Remove unnecessary common.v(assertions for testbenches).

Remove simulation from run-test.sh (unnecessary paths)

Remove simulation from run-test.sh

Merge pull request #1337 from YosysHQ/eddie/fix_carry_wrapper

Fix $__ICE40_CARRY_WRAPPER, restore abc9 functionality

Nicer formatting

parse_xaiger() to do "clean -purge"

Output has priority over input when stitching in abc9

Group abc_* attribute doc with other attributes

abc9 to not call "clean" at end of run (often called outside)

Merge pull request #2 from YosysHQ/master

Pull from upstream

Merge pull request #3 from YosysHQ/Sergey/tests_ice40

Merge my changes to tests_ice40 branch

Fix typo that's gone unnoticed for 5 months!?!

Rename boxes too

Bump YOSYS_VER

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Add comments for examples from Lattice user guide

Add run-test.sh too

Do not overwrite LUT param

Add SB_CARRY to ice40_opt test

Add ice40_opt test

Cleanup

Trailing comma

Adapt to $__ICE40_CARRY_WRAPPER

Revert "Remove $__ICE40_FULL_ADDER handling from ice40_opt; cannot reason with"

This reverts commit 2aedee1f0e0f6a6214241f51f5c12d4b67c3ef6f.

Remove $__ICE40_FULL_ADDER handling from ice40_opt; cannot reason with

CARRY_WRAPPER in the same way since I0 and I3 could be used

Update box size and timings

Update to new $__ICE40_CARRY_WRAPPER

Account for D port being a constant

Comment out *.sh used for testbenches as we have no more

Merge pull request #1334 from YosysHQ/clifford/async2synclatch

Add $dlatch support to async2sync

Use equiv for memory and dpram

Use equiv_opt for latches

Merge remote-tracking branch 'origin/clifford/async2synclatch' into Sergey/tests_ice40

No need to replace Q of slice since $shiftx is autoremove-d

Add (* clkbuf_sink *) to SRLC16E, reorder ports to match vendor

More cleanup

More cleanup

Do not use default_params dict, hardcode default values, cleanup

Add .gitignore

Use test_pmgen for xilinx_srl

Always generate if no match

Rename test_pmgen arg xilinx_srl.{fixed,variable}

Do not simplemap for variable test

Add xilinx_srl test

Merge remote-tracking branch 'origin/master' into eddie/xilinx_srl

Merge pull request #1332 from YosysHQ/dave/ecp5gsr

ecp5: Add GSR and SGSR support

Merge pull request #1335 from YosysHQ/clifford/paramap

Add "paramap" pass

Fix typo

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Add "paramap" pass

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Add $dlatch support to async2sync

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Revert "Add tests for ecp5"

This reverts commit 2270ead09fb4695442c66fe5c06445235f390f2b.

Add tests for ecp5

Merge pull request #1325 from YosysHQ/eddie/sat_init

In sat: 'x' in init attr should be ignored

xilinx: Add SRLC16E primitive.

Fixes #1331.

Merge pull request #1292 from YosysHQ/mwk/xilinx_bufgmap

Add clock buffer insertion pass, improve iopadmap.

Ignore all 1'bx in (* init *)

Revert to using clean

Revert "Add tests for ecp5 architecture."

This reverts commit 134d3fea909bae02f4f814e3d649658502b44b73.

improve clkbuf_inhibit propagation upwards through hierarchy

Add tests for ecp5 architecture.

ecp5: Add GSR support

Signed-off-by: David Shah <dave@ds0.me>

Add tests for macc and rom;

Test cases from
https://www.latticesemi.com/-/media/LatticeSemi/Documents/UserManuals/EI/iCEcube201701UserGuide.ashx?document_id=52071;
In both cases synthesized only LUTs and DFFs.

Add "make bumpversion"

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Missing close bracket

Revert "In sat: 'x' in init attr should not override constant"

This reverts commit 2b37a093e95036b267481b2dae2046278eef4040.

Remove leftover header

Improve xilinx_srl.fixed generate, add .variable generate

Account for maxsubcnt overflowing

Add xilinx_srl_pm.variable to test_pmgen

Populate generate for xilinx_srl.fixed pattern