Added English Language description for stdux instruction

Added English Language description for stdu instruction

Added spaces for english language description

Added English Language description for stdx instruction

Added English Language description for std instruction

Added English Language description for stwux instruction

Added English Language description for stwu instruction

Added English Language description for stwx instruction

Added English Language description for stw instruction

Added English Language description for sthux instruction

Added English Language description for sthu instruction

Added English Language description for sthx instruction

Added English Language description for sth instruction

Added English Language description for stbux instruction

Added English Language description for stbu instruction

Added English Language description for stbx instruction

Added English Language description for stb instruction

Added english language description and brackets for lmw instruction

Added english language description and brackets for ldbrx instruction

Added english language description and brackets for lwbrx instruction

Added english language description and brackets for lhbrx instruction

add english language description for lbzupx

Added brackets for lwax instruction

Added brackets for lhzx instruction

Added brackets for lhzx instruction

Added english language description, spaces and brackets for lq instruction

Added english language description, spaces and brackets for ldux instruction

Added english language description, spaces and brackets for ldu instruction

Added english language description, spaces and brackets for ldx instruction

Added english language description, spaces and brackets for ld instruction

Added english language description, spaces and brackets for lwaux instruction

Added english language description, spaces and brackets for lwax instruction

Added english language description, spaces and brackets for lwa instruction

Added english language description, spaces and brackets for lwzux instruction

Added english language description, spaces and brackets for lwzu instruction

Added english language description, spaces and brackets for lwzx instruction

Added brackets for lhaux instruction

Added english language description, spaces and brackets for lwz instruction

Added english language description, spaces and brackets for lhax instruction

Added  brackets for lha instruction

Added english language description, spaces and brackets for lha instruction

Added english language description, spaces and brackets for lhzx instruction

Added english language description, spaces and brackets for lhz instruction

Added english language description, spaces and brackets for lbzx instruction

add lbzup english description based on lbzu

Added english language description, spaces and brackets for lhaux instruction

Added english language description, spaces and brackets for lhau instruction

Added english language description, spaces and brackets for lhzux instruction

Added spaces and brackets for lhzu instruction

indent lbz instruction description

Added spaces and brackets for lbzux instruction

indent text of lbzu description

whitespace additions on lbzu to make more like PDF,
also added brackets around regs

Added english description for lhzu instruction

Added english description for lhzu instruction

Added english description for lbzu instruction

Added english description for lbzux instruction

Added english description to lbz instruction

move DEFAULT_MSR handling from add_case to ISACaller

syscall: improve architecture detection

install pytest-subtests==0.11.0

generate syscalls.json

whitespace cleanup

Revert "skip broken test"

requested by luke:
https://bugs.libre-soc.org/show_bug.cgi?id=1193#c1

This reverts commit e0a4f19b2c90be84a77a4aa584c6d60e508d92f5.

Revert "Revert "fix bug where pseudo-code assignments modify more than just the variable being assigned to""

we need copy_assign_rhs

See https://bugs.libre-soc.org/show_bug.cgi?id=1066

This reverts commit bd3b54e83101217dc32da09083c6a3858fd7c600.

Revert "fix bug introduced by having to revert unauthorized addition of"

we need copy_assign_rhs

See https://bugs.libre-soc.org/show_bug.cgi?id=1066

This reverts commit 9dab88318a2938f14873804d83bf85ef9ae2fb93.

skip broken test

it wasn't obvious how to fix it, see https://bugs.libre-soc.org/show_bug.cgi?id=1193

fill in manually verified expected state for TrapTestCase.case_2_kaivb_test

based on the Programming Note on left side of PowerISA v3.1B page 1289 (1315)

format code

reduce mmap BLOCK_SIZE to 1 << 28 so it works on armv7a

syscall: handle architecture aliases

syscall: handle arm and aarch64 architectures

test_syscall: hardcode MSR validation

test_syscall: check MSR; update expected PC

isa/test_runner: support initial_msr parameter

isa/caller: return from interrupt upon syscall emulation

test_syscall: provide code for future SPR checks

isa/caller: refactor sc logic

test_caller: introduce syscall tests

isa/caller: enable host-backed memory for scemu

test/runner: introduce use_syscall_emu parameter

isa/caller: introduce use_syscall_emu parameter

isa/test_runner: support additional parameters

isa/caller: remove redundant check

isa/caller: provide sc and scv instructions wrapper

add extra comments to sc-rfid test

add a test which does both sc and rfid, and does rudimentary
checking that they are executed in expected order by setting some GPRs.
a whole bunch of NOPs were added to get the assembler to start at 0xc00
with a jump right at the start. terrible hack but does the job.

Added assert to check inner/outer results match

Replace flatten func with builtin reduce()

Readded the flatten func (removed accidentally)

add expected results to "sc" instruction in TrapTestCase.
this demonstrates how "sc" is meant to work in standard (system) mode.
this *may* be exactly what TestIssuer does, it will have to be checked

add SRR0 and SRR1 to list of special_regs in parser
which are not treated as "create on assign".

annoying - call the TRAP() function in system.mdwn "sc" instruction.
setting NIA and MSR is tricky, it involves reading some english text
that is very unclear (Book III section 4.3.1 which then in turn says
"go to section 7.5 page 1076").
given that we are not implementing hypervisor or LEV=1/2/3 it is just
simpler to call TRAP(0xc00)

fix bug introduced by having to revert unauthorized addition of
copy_assign_rhs

Revert "fix bug where pseudo-code assignments modify more than just the variable being assigned to"

This reverts commit 4e701a851536bba6648779c183293ba75e7ea7b8.

adding copy_assign_rhs was added without authorization or discussion and
is damaging the simulator

add sc test to TestTrapCases

add test_caller_trap.py which stunningly actually works reasonably well
(TrapTestCase has only previously been run on TestIssuer)

power_enums: mention sc and scv instructions

add "is_idle" capability to inorder.py so that after adding
instructions the pipeline continues to propagate

settting pushed_to_decode true