in xchacha20 svp64 assembler remove r22 from setvl and
use (new, modified) setvl options.  see simplev.mdwn

updated simplev setvl specification pseudocode: MAJOR spec change.
VF is set and persistence cleared when *MAXVL* is set
test affected: chacha20

whitespace

whoops added "CRB-Form" format not "CRB"

add .bin files to target

fix typo

and *.elf files

also clean *.bin files

Enable compilation and execution on x86 as well

Pass object code filename instead of actual data

This enables compilation on non-Power architectures.

brief explanation of Vertical-First

spelling

whitespace cleanup

Documentation about SVP64 implementation of XChacha20

fix tabs

final working version

add for syntax highlighting

comment some prints, use correct boundaries when copying ciphertext buffer

use svp64 version

print correct/svp64 cipher text

Add xchacha_encrypt_bytes_svp64

call xchacha_encrypt_bytes_svp64

rewrite loop

Refactor code, add quarterround macros

Add xchacha_encrypt_bytes_svp64 wrapper function

add CRB-Form fields for crternlogi and crbinlog, they are both now
reduced to 3-in 1-out, both needing to become overwrites due to the
mask field (msk) making BF a Read-Modify-Write
https://bugs.libre-soc.org/show_bug.cgi?id=1023#c4

First working version of SVP64 arm xchacha_hchacha20() function

set MAXVL=VL=32 first, then set vertical-first separately
(chacha20)

used same input data as the actual C test

WIP: fixed some registers, wrong VL

uncomment loop

change target registers in test_caller_svp64_chacha20.py to match
those in xchacha20_svp64.s

whoops use same temp reg for ctr

parameterise svstep RT (set to 16 in chacha20 test)

parameterising VL and SHAPE0-2 in chacha20 test

parameterise the target block in chacha20 test,
set the parameter (block) to GPR 64

add print-out for chacha20 schedule

fix tabs

[WIP] xchacha20 SVP64 implementation using pypowersim wrapper

use absolute path

update pseudocode for dsld/dsrd to note that only when Rc=1 is setting
overflow=1 relevant. for ls003

after move data to new directory, update runner-script to match

power_enums: enable Rc-aware dsld/dsrd

fields.text: fix TLI XO format

bitmanip.mdwn: add missing Rc static operand

svp64_utf_8_validation.py: convert labels to addresses

power_insn: fix dst/src duplication detection

power_insn: canonicalize SVP64 insn name

power_insn: hack CR assembly

power_insn: override bogus FMA instructions

power_insn: refactor operands; simplify lookups

pysvp64asm: drop obsolete code

power_insn: fix paired registers disassembly

power_insn: support legacy style

power_insn: major refactoring and cleanup

pysvp64dis: do not create temporary bytes upon load

power_enums: support paired registers

power_fields: support assignment to same class instance

power_enums: fix CR register types

power_enums: fix RC1 predicates conversion

pysvp64asm: avoid empty fields

isatables: split dsld/dsrd Rc versions

power_insn: fix signed operands assembly

power_insn: fix arguments conversion

power_insn: fix specifiers errors

power_insn: common records lookup

power_insn: consider EXTS operand as signed

power_insn: discard SVP64 record for word instructions

power_insn: support pi/lf specifiers

power_insn: support ctr/cti specifiers

power_insn: support vs/vsi/vsb/vsbi specifiers

power_insn: support lru specifier

power_insn: support slu specifier

power_insn: support sl specifier

power_insn: support snz specifier

power_insn: support all specifier

power_insn: support crm specifier

power_insn: support mr/mrr specifiers

power_insn: support sats/satu specifiers

power_insn: simplify assembly validation

power_insn: support sea specifier assembly

power_insn: support els specifier assembly

power_fields: avoid unknown attributes

power_insn: fix combined zz disassembly

power_insn: refactor w/sw/dw specifiers

power_insn: support zz/sz/dz specifiers

power_enums: unify predicates classes

power_enums: deprecate CRType enum

power_enums: clean code

power_enums: support 8/16/32 in SVP64Width

power_insn: switch to SVP64SubVL enum

power_enums: support subvl conversions

power_insn: validate predicates masks

power_enums: support predicate type property

power_insn: introduce validation stubs

power_insn: support predicates masks

power_insn: support failfirst/predresult

power_enums: support predicates

power_insn: support subvector length specifiers

power_insn: support width specifier