From c90731a705ab755d60a1da366cbf2e1975fa78e5 Mon Sep 17 00:00:00 2001 From: Luke Kenneth Casson Leighton Date: Wed, 9 Jun 2021 12:34:29 +0100 Subject: [PATCH] shuffle IO around for ls180 --- 180nm_Oct2020/ls180.mdwn | 668 +++++++++++++++++++-------------------- 1 file changed, 327 insertions(+), 341 deletions(-) diff --git a/180nm_Oct2020/ls180.mdwn b/180nm_Oct2020/ls180.mdwn index 6a2f69e20..4190d4ff1 100644 --- a/180nm_Oct2020/ls180.mdwn +++ b/180nm_Oct2020/ls180.mdwn @@ -8,126 +8,130 @@ auto-generated by [[pinouts.py]] | Pin | Mux0 | Mux1 | Mux2 | Mux3 | | --- | ----------- | ----------- | ----------- | ----------- | -| 0 | N VSSE_0 | | -| 1 | N VDDE_0 | | -| 2 | N SDR_DQM0 | | -| 3 | N SDR_D0 | | -| 4 | N SDR_D1 | | -| 5 | N SDR_D2 | | -| 6 | N SDR_D3 | | -| 7 | N SDR_D4 | | -| 8 | N SDR_D5 | | -| 9 | N SDR_D6 | | -| 10 | N SDR_D7 | | -| 11 | N SDR_AD0 | | -| 12 | N SDR_AD1 | | -| 13 | N SDR_AD2 | | -| 14 | N SDR_AD3 | | -| 15 | N SDR_AD4 | | -| 16 | N SDR_AD5 | | -| 17 | N SDR_AD6 | | -| 18 | N SDR_AD7 | | -| 19 | N SDR_AD8 | | -| 20 | N SDR_AD9 | | -| 21 | N SDR_BA0 | | -| 22 | N SDR_BA1 | | -| 23 | N SDR_CLK | | -| 24 | N SDR_CKE | | -| 25 | N SDR_RASn | | -| 26 | N SDR_CASn | | -| 27 | N SDR_WEn | | -| 28 | N SDR_CSn0 | | -| 30 | N VSSI_0 | | -| 31 | N VDDI_0 | | +| 0 | N VSSE_2 | | +| 1 | N VDDE_2 | | +| 2 | N VDDI_12 | | +| 3 | N VSSI_12 | | +| 21 | N SYS_CLK | | +| 22 | N SYS_RST | | +| 23 | N SYS_PLLCLK | | +| 24 | N SYS_PLLSELA0 | | +| 25 | N SYS_PLLSELA1 | | +| 26 | N SYS_PLLTESTOUT | | +| 27 | N SYS_PLLVCOUT | | +| 28 | N VSSI_11 | | +| 29 | N VDDI_11 | | +| 30 | N VSSI_4 | | +| 31 | N VDDI_4 | | ## Bank E (32 pins, width 2) | Pin | Mux0 | Mux1 | Mux2 | Mux3 | | --- | ----------- | ----------- | ----------- | ----------- | -| 32 | E VSSE_1 | | -| 33 | E VDDE_1 | | -| 34 | E SDR_AD10 | | -| 35 | E SDR_AD11 | | -| 36 | E SDR_AD12 | | -| 37 | E SDR_DQM1 | | -| 38 | E SDR_D8 | | -| 39 | E SDR_D9 | | -| 40 | E SDR_D10 | | -| 41 | E SDR_D11 | | -| 42 | E SDR_D12 | | -| 43 | E SDR_D13 | | -| 44 | E SDR_D14 | | -| 45 | E SDR_D15 | | -| 46 | E VSSI_1 | | -| 47 | E VDDI_1 | | -| 48 | E GPIOE_E8 | | -| 49 | E GPIOE_E9 | | -| 50 | E GPIOE_E10 | | -| 51 | E GPIOE_E11 | | -| 52 | E GPIOE_E12 | | -| 53 | E GPIOE_E13 | | -| 54 | E GPIOE_E14 | | -| 55 | E GPIOE_E15 | | -| 57 | E JTAG_TMS | | -| 58 | E JTAG_TDI | | -| 59 | E JTAG_TDO | | -| 60 | E JTAG_TCK | | +| 32 | E VDDE_1 | | +| 33 | E VSSE_1 | | +| 34 | E VDDI_7 | | +| 35 | E VSSI_7 | | +| 36 | E SDR_AD10 | | +| 37 | E SDR_AD11 | | +| 38 | E SDR_AD12 | | +| 39 | E SDR_DQM1 | | +| 40 | E SDR_D8 | | +| 41 | E SDR_D9 | | +| 42 | E SDR_D10 | | +| 43 | E SDR_D11 | | +| 44 | E SDR_D12 | | +| 45 | E SDR_D13 | | +| 46 | E SDR_D14 | | +| 47 | E SDR_D15 | | +| 48 | E SDR_CLK | | +| 49 | E SDR_CKE | | +| 50 | E SDR_RASn | | +| 51 | E SDR_CASn | | +| 52 | E SDR_WEn | | +| 53 | E SDR_CSn0 | | +| 54 | E UART0_TX | | +| 55 | E UART0_RX | | +| 56 | E JTAG_TMS | | +| 57 | E JTAG_TDI | | +| 58 | E JTAG_TDO | | +| 59 | E JTAG_TCK | | +| 60 | E VSSI_14 | | +| 61 | E VDDI_14 | | +| 62 | E VSSE_8 | | +| 63 | E VDDE_8 | | ## Bank S (32 pins, width 2) | Pin | Mux0 | Mux1 | Mux2 | Mux3 | | --- | ----------- | ----------- | ----------- | ----------- | -| 64 | S SYS_CLK | | -| 65 | S SYS_RST | | -| 66 | S SYS_PLLCLK | | -| 67 | S SYS_PLLOUT | | -| 68 | S SYS_CSEL0 | | -| 69 | S SYS_CSEL1 | | -| 70 | S SYS_CSEL2 | | -| 71 | S VSSI_2 | | -| 72 | S VDDI_2 | | -| 73 | S MTWI_SDA | | -| 74 | S MTWI_SCL | | -| 79 | S MSPI0_CK | | -| 80 | S MSPI0_NSS | | -| 81 | S MSPI0_MOSI | | -| 82 | S MSPI0_MISO | | -| 84 | S UART0_TX | | -| 85 | S UART0_RX | | -| 86 | S GPIOS_S0 | | -| 87 | S GPIOS_S1 | | -| 88 | S GPIOS_S2 | | -| 89 | S GPIOS_S3 | | -| 90 | S GPIOS_S4 | | -| 91 | S GPIOS_S5 | | -| 92 | S GPIOS_S6 | | -| 93 | S GPIOS_S7 | | -| 94 | S VSSI_3 | | -| 95 | S VDDI_3 | | +| 64 | S VDDE_0 | | +| 65 | S VSSE_0 | | +| 66 | S VDDI_5 | | +| 67 | S VSSI_5 | | +| 68 | S SDR_DQM0 | | +| 69 | S SDR_D0 | | +| 70 | S SDR_D1 | | +| 71 | S SDR_D2 | | +| 72 | S SDR_D3 | | +| 73 | S SDR_D4 | | +| 74 | S SDR_D5 | | +| 75 | S SDR_D6 | | +| 76 | S SDR_D7 | | +| 77 | S SDR_AD0 | | +| 78 | S SDR_AD1 | | +| 79 | S SDR_AD2 | | +| 80 | S SDR_AD3 | | +| 81 | S SDR_AD4 | | +| 82 | S SDR_AD5 | | +| 83 | S SDR_AD6 | | +| 84 | S SDR_AD7 | | +| 85 | S SDR_AD8 | | +| 86 | S SDR_AD9 | | +| 87 | S SDR_BA0 | | +| 88 | S SDR_BA1 | | +| 90 | S MTWI_SDA | | +| 91 | S MTWI_SCL | | +| 92 | S VSSI_6 | | +| 93 | S VDDI_6 | | +| 94 | S VSSE_13 | | +| 95 | S VDDE_13 | | ## Bank W (32 pins, width 2) | Pin | Mux0 | Mux1 | Mux2 | Mux3 | | --- | ----------- | ----------- | ----------- | ----------- | -| 96 | W VSSE_2 | | -| 97 | W VDDE_2 | | -| 98 | W PWM_0 | | -| 99 | W PWM_1 | | -| 100 | W EINT_0 | | -| 101 | W EINT_1 | | -| 102 | W EINT_2 | | -| 103 | W MSPI1_CK | | -| 104 | W MSPI1_NSS | | -| 105 | W MSPI1_MOSI | | -| 106 | W MSPI1_MISO | | -| 107 | W SD0_CMD | | -| 108 | W SD0_CLK | | -| 109 | W SD0_D0 | | -| 110 | W SD0_D1 | | -| 111 | W SD0_D2 | | -| 112 | W SD0_D3 | | -| 126 | W VSSI_4 | | -| 127 | W VDDI_4 | | +| 96 | W VSSI_2 | | +| 97 | W VDDI_2 | | +| 98 | W VDDI_10 | | +| 99 | W VSSI_10 | | +| 100 | W MSPI0_CK | | +| 101 | W MSPI0_NSS | | +| 102 | W MSPI0_MOSI | | +| 103 | W MSPI0_MISO | | +| 105 | W GPIOW_W0 | | +| 106 | W GPIOW_W1 | | +| 107 | W GPIOW_W2 | | +| 108 | W GPIOW_W3 | | +| 109 | W GPIOW_W4 | | +| 110 | W GPIOW_W5 | | +| 111 | W GPIOW_W6 | | +| 112 | W GPIOW_W7 | | +| 113 | W GPIOW_W8 | | +| 114 | W GPIOW_W9 | | +| 115 | W GPIOW_W10 | | +| 116 | W GPIOW_W11 | | +| 117 | W GPIOW_W12 | | +| 118 | W GPIOW_W13 | | +| 119 | W GPIOW_W14 | | +| 120 | W GPIOW_W15 | | +| 121 | W EINT_0 | | +| 122 | W EINT_1 | | +| 123 | W EINT_2 | | +| 124 | W VSSI_9 | | +| 125 | W VDDI_9 | | +| 126 | W VSSI_3 | | +| 127 | W VDDI_3 | | # Pinouts (Fixed function) @@ -139,339 +143,321 @@ auto-generated by [[pinouts.py]] External Interrupt -* EINT_0 : W4/0 -* EINT_1 : W5/0 -* EINT_2 : W6/0 +* EINT_0 : W25/0 +* EINT_1 : W26/0 +* EINT_2 : W27/0 ## GPIO GPIO -* GPIOE_E10 : E18/0 -* GPIOE_E11 : E19/0 -* GPIOE_E12 : E20/0 -* GPIOE_E13 : E21/0 -* GPIOE_E14 : E22/0 -* GPIOE_E15 : E23/0 -* GPIOE_E8 : E16/0 -* GPIOE_E9 : E17/0 -* GPIOS_S0 : S22/0 -* GPIOS_S1 : S23/0 -* GPIOS_S2 : S24/0 -* GPIOS_S3 : S25/0 -* GPIOS_S4 : S26/0 -* GPIOS_S5 : S27/0 -* GPIOS_S6 : S28/0 -* GPIOS_S7 : S29/0 +* GPIOW_W0 : W9/0 +* GPIOW_W1 : W10/0 +* GPIOW_W10 : W19/0 +* GPIOW_W11 : W20/0 +* GPIOW_W12 : W21/0 +* GPIOW_W13 : W22/0 +* GPIOW_W14 : W23/0 +* GPIOW_W15 : W24/0 +* GPIOW_W2 : W11/0 +* GPIOW_W3 : W12/0 +* GPIOW_W4 : W13/0 +* GPIOW_W5 : W14/0 +* GPIOW_W6 : W15/0 +* GPIOW_W7 : W16/0 +* GPIOW_W8 : W17/0 +* GPIOW_W9 : W18/0 ## JTAG JTAG -* JTAG_TCK : E28/0 -* JTAG_TDI : E26/0 -* JTAG_TDO : E27/0 -* JTAG_TMS : E25/0 +* JTAG_TCK : E27/0 +* JTAG_TDI : E25/0 +* JTAG_TDO : E26/0 +* JTAG_TMS : E24/0 ## MSPI0 SPI Master 1 (general) -* MSPI0_CK : S15/0 -* MSPI0_MISO : S18/0 -* MSPI0_MOSI : S17/0 -* MSPI0_NSS : S16/0 - -## MSPI1 - -SPI Master 2 (SDCard) - -* MSPI1_CK : W7/0 -* MSPI1_MISO : W10/0 -* MSPI1_MOSI : W9/0 -* MSPI1_NSS : W8/0 +* MSPI0_CK : W4/0 +* MSPI0_MISO : W7/0 +* MSPI0_MOSI : W6/0 +* MSPI0_NSS : W5/0 ## MTWI I2C Master 1 -* MTWI_SCL : S10/0 -* MTWI_SDA : S9/0 - -## PWM - -PWM - -* PWM_0 : W2/0 -* PWM_1 : W3/0 - -## SD0 - -SD/MMC 1 - -* SD0_CLK : W12/0 -* SD0_CMD : W11/0 -* SD0_D0 : W13/0 -* SD0_D1 : W14/0 -* SD0_D2 : W15/0 -* SD0_D3 : W16/0 +* MTWI_SCL : S27/0 +* MTWI_SDA : S26/0 ## SDR SDRAM -* SDR_AD0 : N11/0 -* SDR_AD1 : N12/0 -* SDR_AD10 : E2/0 -* SDR_AD11 : E3/0 -* SDR_AD12 : E4/0 -* SDR_AD2 : N13/0 -* SDR_AD3 : N14/0 -* SDR_AD4 : N15/0 -* SDR_AD5 : N16/0 -* SDR_AD6 : N17/0 -* SDR_AD7 : N18/0 -* SDR_AD8 : N19/0 -* SDR_AD9 : N20/0 -* SDR_BA0 : N21/0 -* SDR_BA1 : N22/0 -* SDR_CASn : N26/0 -* SDR_CKE : N24/0 -* SDR_CLK : N23/0 -* SDR_CSn0 : N28/0 -* SDR_D0 : N3/0 -* SDR_D1 : N4/0 -* SDR_D10 : E8/0 -* SDR_D11 : E9/0 -* SDR_D12 : E10/0 -* SDR_D13 : E11/0 -* SDR_D14 : E12/0 -* SDR_D15 : E13/0 -* SDR_D2 : N5/0 -* SDR_D3 : N6/0 -* SDR_D4 : N7/0 -* SDR_D5 : N8/0 -* SDR_D6 : N9/0 -* SDR_D7 : N10/0 -* SDR_D8 : E6/0 -* SDR_D9 : E7/0 -* SDR_DQM0 : N2/0 -* SDR_DQM1 : E5/0 -* SDR_RASn : N25/0 -* SDR_WEn : N27/0 +* SDR_AD0 : S13/0 +* SDR_AD1 : S14/0 +* SDR_AD10 : E4/0 +* SDR_AD11 : E5/0 +* SDR_AD12 : E6/0 +* SDR_AD2 : S15/0 +* SDR_AD3 : S16/0 +* SDR_AD4 : S17/0 +* SDR_AD5 : S18/0 +* SDR_AD6 : S19/0 +* SDR_AD7 : S20/0 +* SDR_AD8 : S21/0 +* SDR_AD9 : S22/0 +* SDR_BA0 : S23/0 +* SDR_BA1 : S24/0 +* SDR_CASn : E19/0 +* SDR_CKE : E17/0 +* SDR_CLK : E16/0 +* SDR_CSn0 : E21/0 +* SDR_D0 : S5/0 +* SDR_D1 : S6/0 +* SDR_D10 : E10/0 +* SDR_D11 : E11/0 +* SDR_D12 : E12/0 +* SDR_D13 : E13/0 +* SDR_D14 : E14/0 +* SDR_D15 : E15/0 +* SDR_D2 : S7/0 +* SDR_D3 : S8/0 +* SDR_D4 : S9/0 +* SDR_D5 : S10/0 +* SDR_D6 : S11/0 +* SDR_D7 : S12/0 +* SDR_D8 : E8/0 +* SDR_D9 : E9/0 +* SDR_DQM0 : S4/0 +* SDR_DQM1 : E7/0 +* SDR_RASn : E18/0 +* SDR_WEn : E20/0 ## SYS System Control -* SYS_CLK : S0/0 -* SYS_CSEL0 : S4/0 -* SYS_CSEL1 : S5/0 -* SYS_CSEL2 : S6/0 -* SYS_PLLCLK : S2/0 -* SYS_PLLOUT : S3/0 -* SYS_RST : S1/0 +* SYS_CLK : N21/0 +* SYS_PLLCLK : N23/0 +* SYS_PLLSELA0 : N24/0 +* SYS_PLLSELA1 : N25/0 +* SYS_PLLTESTOUT : N26/0 +* SYS_PLLVCOUT : N27/0 +* SYS_RST : N22/0 ## UART0 UART (TX/RX) 1 -* UART0_RX : S21/0 -* UART0_TX : S20/0 +* UART0_RX : E23/0 +* UART0_TX : E22/0 ## VDD Power -* VDDE_0 : N1/0 -* VDDE_1 : E1/0 -* VDDE_2 : W1/0 -* VDDI_0 : N31/0 -* VDDI_1 : E15/0 -* VDDI_2 : S8/0 -* VDDI_3 : S31/0 -* VDDI_4 : W31/0 +* VDDE_0 : S0/0 +* VDDE_1 : E0/0 +* VDDE_2 : N1/0 +* VDDE_8 : E31/0 +* VDDE_13 : S31/0 +* VDDI_2 : W1/0 +* VDDI_3 : W31/0 +* VDDI_4 : N31/0 +* VDDI_5 : S2/0 +* VDDI_6 : S29/0 +* VDDI_7 : E2/0 +* VDDI_9 : W29/0 +* VDDI_10 : W2/0 +* VDDI_11 : N29/0 +* VDDI_12 : N2/0 +* VDDI_14 : E29/0 ## VSS GND -* VSSE_0 : N0/0 -* VSSE_1 : E0/0 -* VSSE_2 : W0/0 -* VSSI_0 : N30/0 -* VSSI_1 : E14/0 -* VSSI_2 : S7/0 -* VSSI_3 : S30/0 -* VSSI_4 : W30/0 +* VSSE_0 : S1/0 +* VSSE_1 : E1/0 +* VSSE_2 : N0/0 +* VSSE_8 : E30/0 +* VSSE_13 : S30/0 +* VSSI_2 : W0/0 +* VSSI_3 : W30/0 +* VSSI_4 : N30/0 +* VSSI_5 : S3/0 +* VSSI_6 : S28/0 +* VSSI_7 : E3/0 +* VSSI_9 : W28/0 +* VSSI_10 : W3/0 +* VSSI_11 : N28/0 +* VSSI_12 : N3/0 +* VSSI_14 : E28/0 # Pinmap for Libre-SOC 180nm -## SD0 - -user-facing: internal (on Card), multiplexed with JTAG -and UART2, for debug purposes - -* SD0_CMD 107 W11/0 -* SD0_CLK 108 W12/0 -* SD0_D0 109 W13/0 -* SD0_D1 110 W14/0 -* SD0_D2 111 W15/0 -* SD0_D3 112 W16/0 - ## UART0 -* UART0_TX 84 S20/0 -* UART0_RX 85 S21/0 +* UART0_TX 54 E22/0 +* UART0_RX 55 E23/0 ## GPIOS -* GPIOS_S0 86 S22/0 -* GPIOS_S1 87 S23/0 -* GPIOS_S2 88 S24/0 -* GPIOS_S3 89 S25/0 -* GPIOS_S4 90 S26/0 -* GPIOS_S5 91 S27/0 -* GPIOS_S6 92 S28/0 -* GPIOS_S7 93 S29/0 ## GPIOE -* GPIOE_E8 48 E16/0 -* GPIOE_E9 49 E17/0 -* GPIOE_E10 50 E18/0 -* GPIOE_E11 51 E19/0 -* GPIOE_E12 52 E20/0 -* GPIOE_E13 53 E21/0 -* GPIOE_E14 54 E22/0 -* GPIOE_E15 55 E23/0 ## JTAG -* JTAG_TMS 57 E25/0 -* JTAG_TDI 58 E26/0 -* JTAG_TDO 59 E27/0 -* JTAG_TCK 60 E28/0 +* JTAG_TMS 56 E24/0 +* JTAG_TDI 57 E25/0 +* JTAG_TDO 58 E26/0 +* JTAG_TCK 59 E27/0 ## PWM -* PWM_0 98 W2/0 -* PWM_1 99 W3/0 ## EINT -* EINT_0 100 W4/0 -* EINT_1 101 W5/0 -* EINT_2 102 W6/0 +* EINT_0 121 W25/0 +* EINT_1 122 W26/0 +* EINT_2 123 W27/0 ## VDD -* VDDE_0 1 N1/0 -* VDDI_0 31 N31/0 -* VDDE_1 33 E1/0 +* VDDE_2 1 N1/0 +* VDDI_12 2 N2/0 +* VDDI_11 29 N29/0 +* VDDI_4 31 N31/0 +* VDDE_1 32 E0/0 ## VSS -* VSSE_0 0 N0/0 -* VSSI_0 30 N30/0 -* VSSE_1 32 E0/0 +* VSSE_2 0 N0/0 +* VSSI_12 3 N3/0 +* VSSI_11 28 N28/0 +* VSSI_4 30 N30/0 +* VSSE_1 33 E1/0 ## SYS -* SYS_CLK 64 S0/0 -* SYS_RST 65 S1/0 -* SYS_PLLCLK 66 S2/0 -* SYS_PLLOUT 67 S3/0 -* SYS_CSEL0 68 S4/0 -* SYS_CSEL1 69 S5/0 -* SYS_CSEL2 70 S6/0 +* SYS_CLK 21 N21/0 +* SYS_RST 22 N22/0 +* SYS_PLLCLK 23 N23/0 +* SYS_PLLSELA0 24 N24/0 +* SYS_PLLSELA1 25 N25/0 +* SYS_PLLTESTOUT 26 N26/0 +* SYS_PLLVCOUT 27 N27/0 ## MTWI I2C. -* MTWI_SDA 73 S9/0 -* MTWI_SCL 74 S10/0 +* MTWI_SDA 90 S26/0 +* MTWI_SCL 91 S27/0 ## MSPI0 -* MSPI0_CK 79 S15/0 -* MSPI0_NSS 80 S16/0 -* MSPI0_MOSI 81 S17/0 -* MSPI0_MISO 82 S18/0 - -## MSPI1 - - - -* MSPI1_CK 103 W7/0 -* MSPI1_NSS 104 W8/0 -* MSPI1_MOSI 105 W9/0 -* MSPI1_MISO 106 W10/0 +* MSPI0_CK 100 W4/0 +* MSPI0_NSS 101 W5/0 +* MSPI0_MOSI 102 W6/0 +* MSPI0_MISO 103 W7/0 ## SDR -* SDR_DQM0 2 N2/0 -* SDR_D0 3 N3/0 -* SDR_D1 4 N4/0 -* SDR_D2 5 N5/0 -* SDR_D3 6 N6/0 -* SDR_D4 7 N7/0 -* SDR_D5 8 N8/0 -* SDR_D6 9 N9/0 -* SDR_D7 10 N10/0 -* SDR_AD0 11 N11/0 -* SDR_AD1 12 N12/0 -* SDR_AD2 13 N13/0 -* SDR_AD3 14 N14/0 -* SDR_AD4 15 N15/0 -* SDR_AD5 16 N16/0 -* SDR_AD6 17 N17/0 -* SDR_AD7 18 N18/0 -* SDR_AD8 19 N19/0 -* SDR_AD9 20 N20/0 -* SDR_BA0 21 N21/0 -* SDR_BA1 22 N22/0 -* SDR_CLK 23 N23/0 -* SDR_CKE 24 N24/0 -* SDR_RASn 25 N25/0 -* SDR_CASn 26 N26/0 -* SDR_WEn 27 N27/0 -* SDR_CSn0 28 N28/0 -* SDR_AD10 34 E2/0 -* SDR_AD11 35 E3/0 -* SDR_AD12 36 E4/0 -* SDR_DQM1 37 E5/0 -* SDR_D8 38 E6/0 -* SDR_D9 39 E7/0 -* SDR_D10 40 E8/0 -* SDR_D11 41 E9/0 -* SDR_D12 42 E10/0 -* SDR_D13 43 E11/0 -* SDR_D14 44 E12/0 -* SDR_D15 45 E13/0 +* SDR_AD10 36 E4/0 +* SDR_AD11 37 E5/0 +* SDR_AD12 38 E6/0 +* SDR_DQM1 39 E7/0 +* SDR_D8 40 E8/0 +* SDR_D9 41 E9/0 +* SDR_D10 42 E10/0 +* SDR_D11 43 E11/0 +* SDR_D12 44 E12/0 +* SDR_D13 45 E13/0 +* SDR_D14 46 E14/0 +* SDR_D15 47 E15/0 +* SDR_CLK 48 E16/0 +* SDR_CKE 49 E17/0 +* SDR_RASn 50 E18/0 +* SDR_CASn 51 E19/0 +* SDR_WEn 52 E20/0 +* SDR_CSn0 53 E21/0 +* SDR_DQM0 68 S4/0 +* SDR_D0 69 S5/0 +* SDR_D1 70 S6/0 +* SDR_D2 71 S7/0 +* SDR_D3 72 S8/0 +* SDR_D4 73 S9/0 +* SDR_D5 74 S10/0 +* SDR_D6 75 S11/0 +* SDR_D7 76 S12/0 +* SDR_AD0 77 S13/0 +* SDR_AD1 78 S14/0 +* SDR_AD2 79 S15/0 +* SDR_AD3 80 S16/0 +* SDR_AD4 81 S17/0 +* SDR_AD5 82 S18/0 +* SDR_AD6 83 S19/0 +* SDR_AD7 84 S20/0 +* SDR_AD8 85 S21/0 +* SDR_AD9 86 S22/0 +* SDR_BA0 87 S23/0 +* SDR_BA1 88 S24/0 ## Unused Pinouts (spare as GPIO) for 'Libre-SOC 180nm' | Pin | Mux0 | Mux1 | Mux2 | Mux3 | | --- | ----------- | ----------- | ----------- | ----------- | -| 46 | E VSSI_1 | | | | -| 47 | E VDDI_1 | | | | -| 71 | S VSSI_2 | | | | -| 72 | S VDDI_2 | | | | -| 94 | S VSSI_3 | | | | -| 95 | S VDDI_3 | | | | -| 96 | W VSSE_2 | | | | -| 97 | W VDDE_2 | | | | -| 126 | W VSSI_4 | | | | -| 127 | W VDDI_4 | | | | +| 34 | E VDDI_7 | | | | +| 35 | E VSSI_7 | | | | +| 60 | E VSSI_14 | | | | +| 61 | E VDDI_14 | | | | +| 62 | E VSSE_8 | | | | +| 63 | E VDDE_8 | | | | +| 64 | S VDDE_0 | | | | +| 65 | S VSSE_0 | | | | +| 66 | S VDDI_5 | | | | +| 67 | S VSSI_5 | | | | +| 92 | S VSSI_6 | | | | +| 93 | S VDDI_6 | | | | +| 94 | S VSSE_13 | | | | +| 95 | S VDDE_13 | | | | +| 96 | W VSSI_2 | | | | +| 97 | W VDDI_2 | | | | +| 98 | W VDDI_10 | | | | +| 99 | W VSSI_10 | | | | +| 105 | W GPIOW_W0 | | | | +| 106 | W GPIOW_W1 | | | | +| 107 | W GPIOW_W2 | | | | +| 108 | W GPIOW_W3 | | | | +| 109 | W GPIOW_W4 | | | | +| 110 | W GPIOW_W5 | | | | +| 111 | W GPIOW_W6 | | | | +| 112 | W GPIOW_W7 | | | | +| 113 | W GPIOW_W8 | | | | +| 114 | W GPIOW_W9 | | | | +| 115 | W GPIOW_W10 | | | | +| 116 | W GPIOW_W11 | | | | +| 117 | W GPIOW_W12 | | | | +| 118 | W GPIOW_W13 | | | | +| 119 | W GPIOW_W14 | | | | +| 120 | W GPIOW_W15 | | | | +| 124 | W VSSI_9 | | | | +| 125 | W VDDI_9 | | | | +| 126 | W VSSI_3 | | | | +| 127 | W VDDI_3 | | | | # Reference Datasheets -- 2.30.2