verilog: fix $specify3 check