(no commit message)
[libreriscv.git] / HDL_workflow /
drwxr-xr-x   ..
-rw-r--r-- 293142 2020-01-24_11-56.png
-rw-r--r-- 148256 2020-11-03_13-22.png
-rw-r--r-- 317169 2020-11-03_13-25.png
-rw-r--r-- 35176 2020-11-03_14-08.png
-rw-r--r-- 123594 2020-11-03_14-09.png
-rw-r--r-- 11697 ECP5_FPGA.mdwn
-rw-r--r-- 43102 chicken.png
-rw-r--r-- 35695 chip_r_floorplan.png
-rw-r--r-- 640 circuitverse.mdwn
-rw-r--r-- 1039 cocotb.mdwn
-rw-r--r-- 12361 coriolis2.mdwn
-rw-r--r-- 15776 demo_cell.png
-rw-r--r-- 5140 devscripts.mdwn
-rw-r--r-- 109348 ft232.png
-rw-r--r-- 3866583 ft232r_jtag_wires.jpg
-rw-r--r-- 1911 ghdl.mdwn
-rw-r--r-- 1496 git_checklist.mdwn
-rw-r--r-- 2442 git_intro.mdwn
-rw-r--r-- 1131 iverilog.mdwn
-rw-r--r-- 2094 litex_ls180.mdwn
-rw-r--r-- 1004 new_checklist.mdwn
-rw-r--r-- 1621 nextpnr.mdwn
-rw-r--r-- 8899 symbiflow.mdwn
-rw-r--r-- 5526124 ulx3s_fpga_jtag_wires.jpg
-rw-r--r-- 1195 verilator.mdwn
-rw-r--r-- 103114 versa_ecp5_x3_connector.jpg