add VERSA-ECP5 images, rename FPGA page
[libreriscv.git] / HDL_workflow /
drwxr-xr-x   ..
-rw-r--r-- 293142 2020-01-24_11-56.png
-rw-r--r-- 145421 2020-11-03_13-22.png
-rw-r--r-- 317169 2020-11-03_13-25.png
-rw-r--r-- 7085 ECP5_FPGA.mdwn
-rw-r--r-- 43102 chicken.png
-rw-r--r-- 640 circuitverse.mdwn
-rw-r--r-- 11267 coriolis2.mdwn
-rw-r--r-- 15776 demo_cell.png
-rw-r--r-- 317103 jtag_wires_ulx3s_fpga.jpg
-rw-r--r-- 900406 jtag_wires_ulx3s_stlinkv2.jpg