verilog: fix $specify3 check
[yosys.git] / backends / aiger /
drwxr-xr-x   ..
-rw-r--r-- 65 Makefile.inc
-rw-r--r-- 21916 aiger.cc
-rw-r--r-- 25539 xaiger.cc