verilog: fix $specify3 check
[yosys.git] / backends / edif /
drwxr-xr-x   ..
-rw-r--r-- 31 Makefile.inc
-rw-r--r-- 18535 edif.cc
-rw-r--r-- 4333 runtest.py