ice40: split out cells_map.v into ff_map.v
[yosys.git] / frontends / verilog /
drwxr-xr-x   ..
-rw-r--r-- 83 .gitignore
-rw-r--r-- 931 Makefile.inc
-rw-r--r-- 7499 const2ast.cc
-rw-r--r-- 22722 preproc.cc
-rw-r--r-- 2289 preproc.h
-rw-r--r-- 20617 verilog_frontend.cc
-rw-r--r-- 2942 verilog_frontend.h
-rw-r--r-- 16543 verilog_lexer.l
-rw-r--r-- 84153 verilog_parser.y