soc/integration/csr_bridge: use registered version only when SDRAM is present.
[litex.git] / litex / boards / platforms /
drwxr-xr-x   ..
-rw-r--r-- 0 __init__.py
-rw-r--r-- 11123 arty.py
-rw-r--r-- 3757 avalanche.py
-rw-r--r-- 4056 de0nano.py
-rw-r--r-- 6266 genesys2.py
-rw-r--r-- 3630 icebreaker.py
-rw-r--r-- 20703 kc705.py
-rw-r--r-- 18354 kcu105.py
-rw-r--r-- 3761 machxo3.py
-rw-r--r-- 5529 minispartan6.py
-rw-r--r-- 8741 netv2.py
-rw-r--r-- 6028 nexys4ddr.py
-rw-r--r-- 11040 nexys_video.py
-rw-r--r-- 3793 pcie_screamer.py
-rw-r--r-- 2450 tinyfpga_bx.py
-rw-r--r-- 3973 ulx3s.py
-rw-r--r-- 8241 versa_ecp5.py