gen/fhdl/verilog: allow single element verilog inline attribute
[litex.git] / litex / build / lattice /
drwxr-xr-x   ..
-rw-r--r-- 118 __init__.py
-rw-r--r-- 5933 common.py
-rw-r--r-- 5965 diamond.py
-rw-r--r-- 9756 icestorm.py
-rw-r--r-- 1604 platform.py
-rw-r--r-- 3460 programmer.py
-rw-r--r-- 7095 trellis.py