gen/sim/vcd: allow continous update of vcd file and dynamic signals
[litex.git] / litex / gen / fhdl /
drwxr-xr-x   ..
-rw-r--r-- 0 __init__.py
-rw-r--r-- 4153 bitcontainer.py
-rw-r--r-- 1070 conv_output.py
-rw-r--r-- 3381 decorators.py
-rw-r--r-- 6010 module.py
-rw-r--r-- 8202 namer.py
-rw-r--r-- 5042 simplify.py
-rw-r--r-- 12691 specials.py
-rw-r--r-- 22565 structure.py
-rw-r--r-- 9657 tools.py
-rw-r--r-- 3522 tracer.py
-rw-r--r-- 12435 verilog.py
-rw-r--r-- 6533 visit.py