soc/integration/cpu_interface: generate name for Memories in get_csr_header
[litex.git] / litex / soc / cores /
drwxr-xr-x   ..
-rw-r--r-- 0 __init__.py
-rw-r--r-- 10535 clock.py
-rw-r--r-- 8325 code_8b10b.py
-rw-r--r-- 12711 cordic.py
drwxr-xr-x - cpu
-rw-r--r-- 682 dna.py
-rw-r--r-- 1944 frequency_meter.py
-rw-r--r-- 897 gpio.py
-rw-r--r-- 395 identifier.py
-rw-r--r-- 2961 nor_flash_16.py
-rw-r--r-- 13531 spi.py
-rw-r--r-- 5824 spi_flash.py
-rw-r--r-- 1022 timer.py
-rw-r--r-- 7647 uart.py
-rw-r--r-- 2040 xadc.py