soc/integration/csr_bridge: use registered version only when SDRAM is present.
[litex.git] / litex / soc / cores /
drwxr-xr-x   ..
-rw-r--r-- 0 __init__.py
-rw-r--r-- 4029 bitbang.py
-rw-r--r-- 38010 clock.py
-rw-r--r-- 9333 code_8b10b.py
drwxr-xr-x - cpu
-rw-r--r-- 6320 dma.py
-rw-r--r-- 1086 dna.py
-rw-r--r-- 4516 ecc.py
-rw-r--r-- 4541 emif.py
-rw-r--r-- 2306 freqmeter.py
-rw-r--r-- 2280 gpio.py
-rw-r--r-- 30848 i2s.py
-rw-r--r-- 6172 icap.py
-rw-r--r-- 589 identifier.py
-rw-r--r-- 6026 jtag.py
-rw-r--r-- 1088 led.py
-rw-r--r-- 5041 prbs.py
-rw-r--r-- 2329 pwm.py
-rw-r--r-- 9224 spi.py
-rw-r--r-- 23881 spi_flash.py
-rw-r--r-- 51226 spi_opi.py
-rw-r--r-- 4034 timer.py
-rw-r--r-- 14029 uart.py
-rw-r--r-- 2894 up5kspram.py
-rw-r--r-- 9829 usb_fifo.py
-rw-r--r-- 5316 xadc.py