litex_sim: Rework Makefiles to put output files in gateware directory.
[litex.git] / litex / soc / interconnect /
drwxr-xr-x   ..
-rw-r--r-- 0 __init__.py
-rw-r--r-- 1900 avalon.py
-rw-r--r-- 17519 axi.py
-rw-r--r-- 17424 csr.py
-rw-r--r-- 10016 csr_bus.py
-rw-r--r-- 5407 csr_eventmanager.py
-rw-r--r-- 14469 packet.py
-rw-r--r-- 28482 stream.py
-rw-r--r-- 4970 stream_sim.py
-rw-r--r-- 23870 wishbone.py
-rw-r--r-- 1158 wishbone2csr.py
-rw-r--r-- 5193 wishbonebridge.py