soc/integration/cpu_interface: generate name for Memories in get_csr_header
[litex.git] / litex / soc / interconnect /
drwxr-xr-x   ..
-rw-r--r-- 0 __init__.py
-rw-r--r-- 7944 axi.py
-rw-r--r-- 11303 csr.py
-rw-r--r-- 8011 csr_bus.py
-rw-r--r-- 4725 csr_eventmanager.py
-rw-r--r-- 21710 stream.py
-rw-r--r-- 9698 stream_packet.py
-rw-r--r-- 4870 stream_sim.py
-rw-r--r-- 21992 wishbone.py
-rw-r--r-- 860 wishbone2csr.py
-rw-r--r-- 5093 wishbonebridge.py