Allow using gcc for or1k.
[litex.git] / litex / soc / interconnect /
drwxr-xr-x   ..
-rw-r--r-- 0 __init__.py
-rw-r--r-- 11315 csr.py
-rw-r--r-- 7378 csr_bus.py
-rw-r--r-- 4733 csr_eventmanager.py
-rw-r--r-- 18797 stream.py
-rw-r--r-- 9698 stream_packet.py
-rw-r--r-- 4873 stream_sim.py
-rw-r--r-- 21439 wishbone.py
-rw-r--r-- 868 wishbone2csr.py
-rw-r--r-- 5007 wishbonebridge.py