soc/integration/csr_bridge: use registered version only when SDRAM is present.
[litex.git] / litex / soc / interconnect /
drwxr-xr-x   ..
-rw-r--r-- 0 __init__.py
-rw-r--r-- 1897 avalon.py
-rw-r--r-- 48829 axi.py
-rw-r--r-- 17641 csr.py
-rw-r--r-- 10087 csr_bus.py
-rw-r--r-- 5407 csr_eventmanager.py
-rw-r--r-- 14469 packet.py
-rw-r--r-- 29207 stream.py
-rw-r--r-- 4970 stream_sim.py
-rw-r--r-- 20156 wishbone.py