build/sim: allow defining start/end cycles for tracing
[litex.git] / litex / tools / remote /
drwxr-xr-x   ..
-rw-r--r-- 0 __init__.py
-rw-r--r-- 1320 comm_pcie.py
-rw-r--r-- 2231 comm_uart.py
-rw-r--r-- 2175 comm_udp.py
-rw-r--r-- 5784 comm_usb.py
-rw-r--r-- 3829 csr_builder.py
-rw-r--r-- 11601 etherbone.py