hdl.ast: allow sampling ClockSignal, ResetSignal.
[nmigen.git] / nmigen / back /
drwxr-xr-x   ..
-rw-r--r-- 0 __init__.py
-rw-r--r-- 32620 pysim.py
-rw-r--r-- 30544 rtlil.py
-rw-r--r-- 1175 verilog.py