back.verilog: detect undriven public wires using Yosys.
[nmigen.git] / nmigen / back /
drwxr-xr-x   ..
-rw-r--r-- 0 __init__.py
-rw-r--r-- 18689 rtlil.py
-rw-r--r-- 804 verilog.py