compat: fix confusing naming for memory port address signal.
[nmigen.git] / nmigen / hdl /
drwxr-xr-x   ..
-rw-r--r-- 0 __init__.py
-rw-r--r-- 36299 ast.py
-rw-r--r-- 2255 cd.py
-rw-r--r-- 9980 dsl.py
-rw-r--r-- 14776 ir.py
-rw-r--r-- 7000 mem.py
-rw-r--r-- 10249 xfrm.py