vendor.xilinx_{7series,ultrascale}: don't use `write_verilog -decimal`.
[nmigen.git] / nmigen / test / compat /
drwxr-xr-x   ..
-rw-r--r-- 0 __init__.py
-rw-r--r-- 427 support.py
-rw-r--r-- 3642 test_coding.py
-rw-r--r-- 954 test_constant.py
-rw-r--r-- 1272 test_fifo.py
-rw-r--r-- 2786 test_fsm.py
-rw-r--r-- 471 test_passive.py
-rw-r--r-- 667 test_run_simulation.py
-rw-r--r-- 1441 test_signed.py
-rw-r--r-- 520 test_size.py