vendor.xilinx_{7series,ultrascale}: don't use `write_verilog -decimal`.
[nmigen.git] / nmigen / test /
drwxr-xr-x   ..
-rw-r--r-- 0 __init__.py
drwxr-xr-x - compat
-rw-r--r-- 12406 test_build_dsl.py
-rw-r--r-- 1659 test_build_plat.py
-rw-r--r-- 11716 test_build_res.py
-rw-r--r-- 209 test_compat.py
-rw-r--r-- 1049 test_examples.py
-rw-r--r-- 37476 test_hdl_ast.py
-rw-r--r-- 2761 test_hdl_cd.py
-rw-r--r-- 24075 test_hdl_dsl.py
-rw-r--r-- 26137 test_hdl_ir.py
-rw-r--r-- 5463 test_hdl_mem.py
-rw-r--r-- 10603 test_hdl_rec.py
-rw-r--r-- 16127 test_hdl_xfrm.py
-rw-r--r-- 7870 test_lib_cdc.py
-rw-r--r-- 3632 test_lib_coding.py
-rw-r--r-- 11085 test_lib_fifo.py
-rw-r--r-- 6423 test_lib_io.py
-rw-r--r-- 31932 test_sim.py
-rw-r--r-- 3342 utils.py