hdl.ast: allow sampling ClockSignal, ResetSignal.
[nmigen.git] / nmigen / test /
drwxr-xr-x   ..
-rw-r--r-- 0 __init__.py
-rw-r--r-- 18069 test_hdl_ast.py
-rw-r--r-- 1969 test_hdl_cd.py
-rw-r--r-- 16408 test_hdl_dsl.py
-rw-r--r-- 16191 test_hdl_ir.py
-rw-r--r-- 5109 test_hdl_mem.py
-rw-r--r-- 3217 test_hdl_rec.py
-rw-r--r-- 12338 test_hdl_xfrm.py
-rw-r--r-- 1269 test_lib_cdc.py
-rw-r--r-- 2409 test_lib_coding.py
-rw-r--r-- 1043 test_lib_fifo.py
-rw-r--r-- 23168 test_sim.py
-rw-r--r-- 1473 tools.py