hdl.mem: use read_port(domain="comb") for asynchronous read ports.
[nmigen.git] / nmigen / test /
drwxr-xr-x   ..
-rw-r--r-- 233 __init__.py
drwxr-xr-x - compat
-rw-r--r-- 9441 test_build_dsl.py
-rw-r--r-- 10910 test_build_res.py
-rw-r--r-- 209 test_compat.py
-rw-r--r-- 20049 test_hdl_ast.py
-rw-r--r-- 1969 test_hdl_cd.py
-rw-r--r-- 16590 test_hdl_dsl.py
-rw-r--r-- 19691 test_hdl_ir.py
-rw-r--r-- 5226 test_hdl_mem.py
-rw-r--r-- 8257 test_hdl_rec.py
-rw-r--r-- 14629 test_hdl_xfrm.py
-rw-r--r-- 2709 test_lib_cdc.py
-rw-r--r-- 3831 test_lib_coding.py
-rw-r--r-- 10174 test_lib_fifo.py
-rw-r--r-- 6423 test_lib_io.py
-rw-r--r-- 23697 test_sim.py
-rw-r--r-- 3252 tools.py