back.rtlil: lower maximum accepted wire size.
[nmigen.git] / nmigen / vendor /
drwxr-xr-x   ..
-rw-r--r-- 0 __init__.py
-rw-r--r-- 15660 intel.py
-rw-r--r-- 26232 lattice_ecp5.py
-rw-r--r-- 26428 lattice_ice40.py
-rw-r--r-- 272 lattice_machxo2.py
-rw-r--r-- 16382 lattice_machxo_2_3l.py
-rw-r--r-- 18744 xilinx_7series.py
-rw-r--r-- 18048 xilinx_spartan_3_6.py
-rw-r--r-- 18605 xilinx_ultrascale.py