vendor.lattice_{ice40,ecp5}: emit Verilog as well, for debugging.
[nmigen.git] / nmigen / vendor /
drwxr-xr-x   ..
-rw-r--r-- 0 __init__.py
-rw-r--r-- 14184 intel.py
-rw-r--r-- 21261 lattice_ecp5.py
-rw-r--r-- 23945 lattice_ice40.py
-rw-r--r-- 15716 lattice_machxo2.py
-rw-r--r-- 18356 xilinx_7series.py
-rw-r--r-- 17986 xilinx_spartan_3_6.py
-rw-r--r-- 18217 xilinx_ultrascale.py