Fix MSB0 issues in the pseudo-code for augmented register numbering
[libreriscv.git] / simple_v_extension /
drwxr-xr-x   ..
-rw-r--r-- 14441 abridged_spec.mdwn
-rw-r--r-- 75547 appendix.mdwn
-rw-r--r-- 585 bigint_example.mdwn
-rw-r--r-- 1813 daxpy_example.mdwn
-rw-r--r-- 560 get_pred_value.mdwn
-rw-r--r-- 26311 opcodes.mdwn
-rw-r--r-- 96900 open_3d_alliance_2019aug26.pdf
-rw-r--r-- 10386 open_3d_alliance_2019aug26.tex
-rw-r--r-- 2053 p_comparative_analysis.mdwn
-rw-r--r-- 766924 padd9_alu1.png
-rw-r--r-- 821273 padd9_alu4.png
-rw-r--r-- 626363 padd9_fifo.png
-rw-r--r-- 938788 padd9_simd.png
-rw-r--r-- 793 pred_table.mdwn
-rw-r--r-- 1090 pred_table_format.mdwn
-rw-r--r-- 535 reg_table.mdwn
-rw-r--r-- 913 reg_table_format.mdwn
-rw-r--r-- 98 remap.mdwn
-rw-r--r-- 79134 scalardetect.png
-rw-r--r-- 1978 shape_table_format.mdwn
-rw-r--r-- 895 simple_add_example.mdwn
-rw-r--r-- 27435 simple_v_chennai_2018.tex
-rw-r--r-- 32961 specification.mdwn
drwxr-xr-x - specification
-rw-r--r-- 33621 sv_prefix_proposal.rst
drwxr-xr-x - sv_prefix_proposal
-rw-r--r-- 948 swizzle_table_format.mdwn
-rw-r--r-- 23370 v_comparative_analysis.mdwn
-rw-r--r-- 17238 vblock_format.mdwn
drwxr-xr-x - vblock_format
-rw-r--r-- 2521 vblock_format_table.mdwn
-rw-r--r-- 13199 vector_ops.mdwn
drwxr-xr-x - vector_ops