X86: Use IsSquashAfter if an instruction could affect fetch translation.
[gem5.git] / src / arch / power /
drwxr-xr-x   ..
-rw-r--r-- 1765 PowerTLB.py
-rw-r--r-- 2434 SConscript
-rw-r--r-- 1629 SConsopts
-rw-r--r-- 2646 faults.hh
drwxr-xr-x - insts
-rw-r--r-- 3095 isa.hh
drwxr-xr-x - isa
-rw-r--r-- 2751 isa_traits.hh
drwxr-xr-x - linux
-rw-r--r-- 2212 locked_mem.hh
-rw-r--r-- 1911 microcode_rom.hh
-rw-r--r-- 3007 miscregs.hh
-rw-r--r-- 2338 mmapped_ipr.hh
-rw-r--r-- 2918 pagetable.cc
-rw-r--r-- 4359 pagetable.hh
-rw-r--r-- 3288 predecoder.hh
-rw-r--r-- 10846 process.cc
-rw-r--r-- 2310 process.hh
-rw-r--r-- 3556 registers.hh
-rw-r--r-- 2608 remote_gdb.hh
-rw-r--r-- 3692 stacktrace.hh
-rw-r--r-- 8697 tlb.cc
-rw-r--r-- 4967 tlb.hh
-rw-r--r-- 3169 types.hh
-rw-r--r-- 2438 utility.cc
-rw-r--r-- 2780 utility.hh
-rw-r--r-- 2136 vtophys.hh