arch-riscv: Fix disassembling of all register instructions
[gem5.git] / src / arch / riscv / insts /
drwxr-xr-x   ..
-rw-r--r-- 1743 SConscript
-rw-r--r-- 4457 amo.cc
-rw-r--r-- 4101 amo.hh
-rw-r--r-- 555 bitfields.hh
-rw-r--r-- 2034 compressed.cc
-rw-r--r-- 2141 compressed.hh
-rw-r--r-- 2393 mem.cc
-rw-r--r-- 2483 mem.hh
-rw-r--r-- 2011 pseudo.hh
-rw-r--r-- 3032 standard.cc
-rw-r--r-- 3220 standard.hh
-rw-r--r-- 1920 static_inst.cc
-rw-r--r-- 3605 static_inst.hh
-rw-r--r-- 2631 unknown.hh