mem: Include WriteLineReq in cache demand stats
[gem5.git] / src / mem / cache /
drwxr-xr-x   ..
-rw-r--r-- 5200 Cache.py
-rw-r--r-- 2238 SConscript
-rw-r--r-- 26461 base.cc
-rw-r--r-- 19578 base.hh
-rw-r--r-- 2616 blk.cc
-rw-r--r-- 13237 blk.hh
-rw-r--r-- 103077 cache.cc
-rw-r--r-- 20072 cache.hh
-rw-r--r-- 18539 mshr.cc
-rw-r--r-- 9859 mshr.hh
-rw-r--r-- 4223 mshr_queue.cc
-rw-r--r-- 5454 mshr_queue.hh
drwxr-xr-x - prefetch
-rw-r--r-- 8384 queue.hh
-rw-r--r-- 3684 queue_entry.hh
drwxr-xr-x - tags
-rw-r--r-- 3460 write_queue.cc
-rw-r--r-- 3979 write_queue.hh
-rw-r--r-- 5470 write_queue_entry.cc
-rw-r--r-- 5912 write_queue_entry.hh