mem-cache: Move access latency calculation to Cache
[gem5.git] / src / mem / cache /
drwxr-xr-x   ..
-rw-r--r-- 6935 Cache.py
-rw-r--r-- 2275 SConscript
-rw-r--r-- 85904 base.cc
-rw-r--r-- 44561 base.hh
-rw-r--r-- 56247 cache.cc
-rw-r--r-- 6438 cache.hh
-rw-r--r-- 3161 cache_blk.cc
-rw-r--r-- 14817 cache_blk.hh
-rw-r--r-- 24031 mshr.cc
-rw-r--r-- 18584 mshr.hh
-rw-r--r-- 4624 mshr_queue.cc
-rw-r--r-- 5807 mshr_queue.hh
-rw-r--r-- 12583 noncoherent_cache.cc
-rw-r--r-- 5081 noncoherent_cache.hh
drwxr-xr-x - prefetch
-rw-r--r-- 8639 queue.hh
-rw-r--r-- 3717 queue_entry.hh
drwxr-xr-x - replacement_policies
drwxr-xr-x - tags
-rw-r--r-- 3501 write_queue.cc
-rw-r--r-- 4029 write_queue.hh
-rw-r--r-- 5489 write_queue_entry.cc
-rw-r--r-- 6058 write_queue_entry.hh