mem: Add support for multi-channel DRAM configurations
[gem5.git] / src / mem /
drwxr-xr-x   ..
-rw-r--r-- 3116 AbstractMemory.py
-rw-r--r-- 3530 AddrMapper.py
-rw-r--r-- 2746 Bridge.py
-rw-r--r-- 3684 Bus.py
-rw-r--r-- 5175 CommMonitor.py
-rw-r--r-- 1734 MemObject.py
-rw-r--r-- 3510 SConscript
-rw-r--r-- 8361 SimpleDRAM.py
-rw-r--r-- 2796 SimpleMemory.py
-rw-r--r-- 15242 abstract_mem.cc
-rw-r--r-- 9835 abstract_mem.hh
-rw-r--r-- 7653 addr_mapper.cc
-rw-r--r-- 7807 addr_mapper.hh
-rw-r--r-- 13368 bridge.cc
-rw-r--r-- 11296 bridge.hh
-rw-r--r-- 21017 bus.cc
-rw-r--r-- 13543 bus.hh
drwxr-xr-x - cache
-rw-r--r-- 19796 coherent_bus.cc
-rw-r--r-- 10707 coherent_bus.hh
-rw-r--r-- 18834 comm_monitor.cc
-rw-r--r-- 13204 comm_monitor.hh
drwxr-xr-x - config
-rw-r--r-- 5023 fs_translating_port_proxy.cc
-rw-r--r-- 4358 fs_translating_port_proxy.hh
-rw-r--r-- 2689 mem_object.cc
-rw-r--r-- 3744 mem_object.hh
-rw-r--r-- 2536 mport.cc
-rw-r--r-- 3493 mport.hh
-rw-r--r-- 8197 noncoherent_bus.cc
-rw-r--r-- 7188 noncoherent_bus.hh
-rw-r--r-- 15848 packet.cc
-rw-r--r-- 31018 packet.hh
-rw-r--r-- 2587 packet_access.hh
-rw-r--r-- 8216 packet_queue.cc
-rw-r--r-- 9332 packet_queue.hh
-rw-r--r-- 6533 page_table.cc
-rw-r--r-- 4688 page_table.hh
-rw-r--r-- 16574 physical.cc
-rw-r--r-- 8016 physical.hh
-rw-r--r-- 6697 port.cc
-rw-r--r-- 14464 port.hh
-rw-r--r-- 2839 port_proxy.cc
-rw-r--r-- 5813 port_proxy.hh
drwxr-xr-x - protocol
-rw-r--r-- 5665 qport.hh
-rw-r--r-- 16592 request.hh
drwxr-xr-x - ruby
-rw-r--r-- 6377 se_translating_port_proxy.cc
-rw-r--r-- 4078 se_translating_port_proxy.hh
-rw-r--r-- 43843 simple_dram.cc
-rw-r--r-- 15740 simple_dram.hh
-rw-r--r-- 7384 simple_mem.cc
-rw-r--r-- 4685 simple_mem.hh
drwxr-xr-x - slicc
-rw-r--r-- 3795 tport.cc
-rw-r--r-- 3988 tport.hh