whoops sv.lfs registers must be even numbers (match SVP6 EXTRA2 encoding)
[openpower-isa.git] / src / openpower / decoder / isa /
drwxr-xr-x   ..
-rw-r--r-- 285 .gitignore
-rw-r--r-- 0 __init__.py
-rw-r--r-- 65164 caller.py
-rw-r--r-- 5166 mem.py
-rw-r--r-- 14167 pypowersim.py
-rw-r--r-- 34325 radixmmu.py
-rw-r--r-- 5504 remap_fft_yield.py
-rw-r--r-- 3804 remapyield.py
-rw-r--r-- 6155 svshape.py
-rw-r--r-- 12899 test_caller.py
-rw-r--r-- 12744 test_caller_fp.py
-rw-r--r-- 3998 test_caller_ldst_exceptions.py
-rw-r--r-- 4861 test_caller_radix.py
-rw-r--r-- 4294 test_caller_setvl.py
-rw-r--r-- 8336 test_caller_svp64.py
-rw-r--r-- 8367 test_caller_svp64_fft.py
-rw-r--r-- 8816 test_caller_svp64_fp.py
-rw-r--r-- 8351 test_caller_svp64_ldst.py
-rw-r--r-- 8137 test_caller_svp64_mapreduce.py
-rw-r--r-- 7445 test_caller_svp64_matrix.py
-rw-r--r-- 19237 test_caller_svp64_predication.py