Config: Enable using O3 CPU and Ruby in SE mode
[gem5.git] / src / sim /
drwxr-xr-x   ..
-rw-r--r-- 1673 BaseTLB.py
-rw-r--r-- 1741 InstTracer.py
-rw-r--r-- 2689 Process.py
-rw-r--r-- 2829 Root.py
-rw-r--r-- 2630 SConscript
-rw-r--r-- 3936 System.py
-rw-r--r-- 2086 arguments.cc
-rw-r--r-- 4154 arguments.hh
-rw-r--r-- 1868 async.cc
-rw-r--r-- 2607 async.hh
-rw-r--r-- 6996 byteswap.hh
-rw-r--r-- 3326 core.cc
-rw-r--r-- 3309 core.hh
-rw-r--r-- 3619 debug.cc
-rw-r--r-- 2316 debug.hh
-rw-r--r-- 11824 eventq.cc
-rw-r--r-- 17060 eventq.hh
-rw-r--r-- 1815 fault_fwd.hh
-rw-r--r-- 2817 faults.cc
-rw-r--r-- 3642 faults.hh
-rw-r--r-- 1746 full_system.hh
-rw-r--r-- 7213 init.cc
-rw-r--r-- 2571 init.hh
-rw-r--r-- 5844 insttracer.hh
-rw-r--r-- 2323 main.cc
-rw-r--r-- 2045 microcode_rom.hh
-rw-r--r-- 21639 process.cc
-rw-r--r-- 9184 process.hh
-rw-r--r-- 2844 process_impl.hh
-rw-r--r-- 12786 pseudo_inst.cc
-rw-r--r-- 4329 pseudo_inst.hh
-rw-r--r-- 4116 root.cc
-rw-r--r-- 3966 root.hh
-rw-r--r-- 16482 serialize.cc
-rw-r--r-- 9851 serialize.hh
-rw-r--r-- 3578 sim_events.cc
-rw-r--r-- 3032 sim_events.hh
-rw-r--r-- 2352 sim_exit.hh
-rw-r--r-- 4622 sim_object.cc
-rw-r--r-- 5667 sim_object.hh
-rw-r--r-- 4556 simulate.cc
-rw-r--r-- 1748 simulate.hh
-rw-r--r-- 4898 stat_control.cc
-rw-r--r-- 1881 stat_control.hh
-rw-r--r-- 1822 stats.hh
-rw-r--r-- 24484 syscall_emul.cc
-rw-r--r-- 37946 syscall_emul.hh
-rw-r--r-- 2286 syscallreturn.hh
-rw-r--r-- 11491 system.cc
-rw-r--r-- 11103 system.hh
-rw-r--r-- 2446 tlb.cc
-rw-r--r-- 3886 tlb.hh
-rw-r--r-- 3205 vptr.hh