target/kc705: allow access to pll_sys signal before BUFG
[litex.git] / targets /
drwxr-xr-x   ..
-rw-r--r-- 0 __init__.py
-rw-r--r-- 3827 kc705.py
-rw-r--r-- 4149 mlabs_video.py
-rw-r--r-- 3338 ppro.py
-rw-r--r-- 1038 simple.py