Try using an ICE40_CARRY_LUT primitive to avoid ABC issues
[yosys.git] / techlibs / ice40 /
drwxr-xr-x   ..
-rw-r--r-- 59 .gitignore
-rw-r--r-- 1624 Makefile.inc
-rw-r--r-- 2190 arith_map.v
-rw-r--r-- 534 brams.txt
-rw-r--r-- 669 brams_init.py
-rw-r--r-- 7976 brams_map.v
-rw-r--r-- 223 cells.box
-rw-r--r-- 657 cells_box.v
-rw-r--r-- 3824 cells_map.v
-rw-r--r-- 40124 cells_sim.v
-rw-r--r-- 4269 ice40_braminit.cc
-rw-r--r-- 5145 ice40_ffinit.cc
-rw-r--r-- 3740 ice40_ffssr.cc
-rw-r--r-- 6162 ice40_opt.cc
-rw-r--r-- 3101 ice40_unlut.cc
-rw-r--r-- 258 latches_map.v
-rw-r--r-- 181 lut.lut
-rw-r--r-- 10383 synth_ice40.cc
drwxr-xr-x - tests