projects / yosys.git / tree
| drwxr-xr-x | .. | ||
| -rw-r--r-- | 866 | Makefile.inc | blob | history | raw |
| -rw-r--r-- | 771 | abc9_map.v | blob | history | raw |
| -rw-r--r-- | 197 | abc9_model.v | blob | history | raw |
| -rw-r--r-- | 384 | abc9_unmap.v | blob | history | raw |
| -rw-r--r-- | 366 | cells_sim.v | blob | history | raw |
| -rw-r--r-- | 1862 | lut_sim.v | blob | history | raw |
| -rw-r--r-- | 499 | pp3_cells_map.v | blob | history | raw |
| -rw-r--r-- | 6064 | pp3_cells_sim.v | blob | history | raw |
| -rw-r--r-- | 194 | pp3_ffs_map.v | blob | history | raw |
| -rw-r--r-- | 258 | pp3_latches_map.v | blob | history | raw |
| -rw-r--r-- | 928 | pp3_lut_map.v | blob | history | raw |
| -rw-r--r-- | 6973 | synth_quicklogic.cc | blob | history | raw |